ÖNSÖZ	ii
KISALTMALAR	vi
ŞEKİL LİSTESİ	vii
TABLO LİSTESİ	ix
ÖZET	x
SUMMARY
BÖLÜM 1 GİRİŞ	1
BÖLÜM 2 ÇOK HIZLI TÜMLEŞİK DEVRE DONANIM TANIMLAMA DİLİ	5
2.1. Giriş	5
2.1.1. Tasarım İşlemi	5
2.1.2. Tanımlamanın Seviyeleri	7
2.1.3. Tasarım Araçları	7
2.1.4. Çok Hızlı Tümleşik Devre Donanım Tanımlama Dili	9
2.1.5. Simülasyon	10
2.1.6. Sentezleme	11
2.2. VHDL'de Kullanılan Temel Yapılar	12
2.2.1. Entity Bildirimleri	12
2.2.2. Mimariler	14
2.2.2.1. Davranışsal Mimari	15
2.2.2.2. Veri Akışı Mimari	16
2.2.2.3. Yapısal Mimari	17
2.3. Paketler	20
2.4. Konfigürasyon	20
2.5. Tasarım Kütüphaneleri	21
BÖLÜM 3 ÖN BİLGİLER	23
3.1. Sayıların Sayısal Olarak İfade Edilmesi	23
3.1.1. İkili Sayı Sistemi	23
3.1.2. Fazlalıklı İkili Sayı Sistemi	25
3.1.3. Kayan Nokta Sayı Sistemi	26
3.2. Booth Algoritması	26
3.2.1.Geliştirilmiş-Booth Algoritması	30
BÖLÜM 4 ÇARPMA DEVRESİ TASARIMINDA KULLANILAN YÖNTEMLER	35
4.1. Fazlalıklı İkili Toplama Ağacı Kullanılan Çarpma Algoritması	35
4.1.1.Tasarlanan Devrenin Alan ve Gecikme Süresinin Hesaplanma Yöntemi	36
4.1.2. Elde Hareketsiz Toplama	36
4.1.3. İkili Sayı Sisteminden Fazlalıklı İkili Sayı Sistemine Dönüşüm	37
4.1.4. VLSI Tasarımı İçin Yüksek Hızlı Çarpma Algoritması	38
4.2. Geliştirilmiş-Booth Algoritması ile Paralel Çarpma Devresi	39
4.2.1. Booth Algoritmasının Geleneksel Gerçeklenmesi	40
4.2.2. Paralel Gerçekleme	42
4.3. Booth Algoritması Tabanlı Oktal Hızlı Çarpıcı	42
4.3.1. OMB Çarpıcı	44
4.3.2. OMB Çarpıcının Hızını Artırma	46
4.4. İterasyon Kullanılan Çarpıcı	47
4.4.1. SPIM'in Gerçeklenmesi	50
4.5. Paralel Tam Çarpıcı	51
4.6. Fazlalıklı İkili Gösterilim Kullanılan Yüksek Hızlı Çarpıcı	52
4.6.1. Fazlalıklı İkili Gösterilim Kullanılan Bir Çarpma Algoritması	52
4.6.2. Çarpıcının Tasarımı	53
4.7. Sütun Sıkıştırma Kullanılan Çarpıcı	55
4.7.1. Toplam Toplama Elemanı Sayısının Alt Sınırı	57
4.7.2. Toplama Elemanlarının Yerleştirilmesindeki Sınırlar	59
4.7.3. Her kattaki Toplama Elemanı Sayısının Alt Üst Sınırı	61
4.7.3.1.Toplama Elemanlarının Yerleştirilmesi İçin Geliştirilen Bir Algoritma	62
4.8.Ara Çarpımları Toplamak ve Hızlı Paralel Çarpıcılar Elde Etmek için Bir Algoritma	62
4.8.1.Tam Toplayıcıda Eşit Olmayan Gecikmeler: Hızlı Giriş ve Hızlı Çıkışın Varlığı	63
4.8.2. Optimal Bağlantılar ile Geliştirilmiş 4:2 Sıkıştırıcı	63
4.8.3. Üç Boyutlu İndirgeme Yöntemi	64
4.8.3.1. Yeni Bir Yaklaşım	64
4.8.3.2. VCS Tasarımı İçin Bir Yöntem	65
4.8.3.3. Ara Çarpım Dizisinin Üretilmesinde Kullanılan Algoritma	67
4.8.3.4. VCS Tasarımı İçin Bir Örnek	68
4.8.4. Son Toplayıcının Hızının Arttırılması	68
4.8.4.1. Son Toplayıcının Seçimi	69
4.9.Fazlalıklı İkili Gösterilim ve Booth Algoritması Kullanılan Yüksek Hızlı Çarpıcı	70
4.9.1. Ara Çarpımların RB Gösteriliminin Elde Edilmesi	71
4.9.2. Fazlalıklı İkili Ara Çarpımların Toplanması	74
4.9.2.1.Fazlalıklı İkili Gösterilimden İkili Gösterilime Dönüşüm	76
BÖLÜM 5 VHDL MODELLERİNİN YAZILAN ÇARPMA DEVRELERİ	79
5.1. Fazlalıklı İkili Toplama Ağacı Kullanılan Çarpma Devresi	79
5.2. Geliştirilmiş-Booth Algortiması ile Paralel Çarpma Devresi	84
5.3. Booth Algoritması Tabanlı Oktal Hızlı Çarpıcı	89
5.4. Paralel Tam Çarpıcı Devresi	93
5.5. Fazlalıklı İkili Gösterilim Kullanılan Yüksek Hızlı Çarpma Devresi	94
5.6.Fazlalıklı İkili ve Booth Algoritması Kullanılan Yüksek Hızlı Çarpma Devresi	96
BÖLÜM 6 SONUÇLAR VE ÖNERİLER
KAYNAKLAR
ÖZGEÇMİŞ