



İleri Analog Tümdevre Tasarımı

2009-2010 Eğitim-Öğretim Yılı, Yılıçi Sınavı


Süre 120 dakikadır. Tüm sorular yanıtlanacaktır. Kendi Not ve Kitaplarınızdan yararlanabilirsiniz. Puanlama : 1(25p), 2 (30p), 3 (30p), 4 (15p)




Şekil-1. (Soru-1)



Şekil-2. (Soru-2)



Şekil-3. (Soru-3)



Şekil-4 (Soru-4)

Sorulardaki MOS tranzistörler için $V_{TN} = 0.5V$, $V_{TP} = -0.6V$, $k_{N'} = 40\mu A/V^2$, $k_{P'} = 20\mu A/V^2$, $\lambda_N = 0.01V^{-1}$, $\lambda_P = 0.02V^{-1}$ olarak verilmiştir.

- Şekil-1'deki band aralığı referansı devresinde $I_1 = 80\mu A$, $I_2 = 8\mu A$, $T = 300^\circ K$ 'de (oda sıcaklığı) $V_{EB1} = 0.65V$, $V_{ref} = 1.24V$ olarak verilmiştir. Q1 ve Q2 eş tranzistörlerdir.
 - V_{ref} gerilimini veren ifadeyi çıkartınız.
 - R_1 , R_2 ve R_3 dirençlerini hesaplayınız.

2. Şekil-2'deki işlemsel kuvvetlendirici için
- sistemik dengesizlik olup olmadığını araştırınız.
 - Devredeki NMOS ve PMOS transistörler için eşik gerilimi dengesizliği $\Delta V_T = 2\text{mV}$, eleman boyutlarının toleransı $\Delta(W/L)/(W/L) = \%2$ olarak verilmiştir. Rastgele dengesizlik gerilimini bulunuz.
 - Devrenin açık çevrim gerilim kazancını, birim kazanç band genişliğini hesaplayınız. Sağ yarı düzlemdeki sıfırı sonsuza kaydıran sıfırlama direncinin değerini bulunuz.
3. Şekil-3'deki basit CMOS OTA için $L_1 = L_4 = W_4 = 5\mu\text{m}$, $W_1 = 50\mu\text{m}$, $I_A = 10\mu\text{A}$ olarak verilmiştir. Döğümlerdeki parazitik kapasiteler için $C_{no} = 0.1\text{ pF}$, tüm transistörler için $k_i = 0.37\text{ pF}$ ($i = 1, 2, \dots$) olarak verilmiştir.
- OTA'nın eğimini, gerilim kazancını ve döğüm dirençlerini hesaplayınız.
 - $C_L = 5\text{ pF}$ yük kapasitesi için GBW kazanç-band genişliği çarpımını, baskın ve baskın olmayan kutupları hesaplayınız. SR yükselme eğimini bulunuz.
 - $C_L = 10\text{ pF}$ alındığında, maksimum GBW_{maks} kazanç-band genişliğini ve bunun için gerekli olan $(W/L)_{im}$ oranını hesaplayınız.
 - Transistörler için eşdeğer gürültü gerilimi
$$v_{nm}^2 = 4.62 \times 10^{-17} V^2 / \text{Hz}$$
olarak verildiğine göre, kuvvetlendiricinin giriş gürültü gerilimini veren bağıntıyı yazınız, giriş gürültü gerilimini hesaplayınız.
4. Şekil-4'de yüksek salınımlı bir akım kaynağı yapısı görölmektedir. Bu devrede $(W/L)_1 = (W/L)_2 = (W/L)_3$, $(W/L)_4 = (1/4) \cdot (W/L)_1$ olarak verilmiştir. Akım kaynağının $I_{out} = 250\mu\text{A}$ vermesi ve çıkış ucundaki gerilimin minimum değerinin $V_{outmin} = 0.5\text{V}$ olması isteniyor. Transistör boyutları nasıl seçilmelidir?