

## 2. BÖLÜM

# İŞLEMSEL KUVVETLENDİRİCİLERİN LİNEER UYGULAMALARI

İşlemsel kuvvetlendiriciler, endüstriyel elektronik uygulamaları açısından büyük önem taşıyan bir yapı grubudur. İşlemsel kuvvetlendiriciler, endüstriyel elektronik alanında çeşitli ölçü ve kontrol düzenlerinin gerçekleştirilmesi amacıyla geniş ölçüde kullanılmakta, bu yapı grubu yardımıyla değişik özelliklerdeki lineer ve lineer olmayan devre fonksiyonları elde edilebilmektedir. Akım kaynakları, negatif empedans çevirici, integral ve türev alıcılar, logaritmik ve ters logaritmik kuvvetlendiriciler, çeşitli türden osilatör devreleri, presizyonlu doğrultucular, AC-DC çeviriciler, analog çarpma-bölme ve karekök alma devreleri, örnekleme ve tutma devreleri, karşılaştırıcılar, Schmitt tetikleme devreleri, enstrümantasyon kuvvetlendiricileri gibi devrelerin ve düzenlerin gerçekleştirilmesi gerekeceği göz önüne alınacak olursa, geniş bir çeşitlilik gösteren bu uygulamalar açısından, işlemsel kuvvetlendiricilerin ve bunların birer türevi olan OTA'lar (geçiş iletkenliği kuvvetlendiricileri) ve Norton (akım farkı) kuvvetlendiricilerinin önemli bir rol oynayacakları açıktır.


Bu Bölüm'de, işlemsel kuvvetlendiricilerin lineer uygulamaları ele alınacak, temel devre yapıları elemanın ideal olmaması durumu da göz önünde bulundurularak incelenecek, devrelerin çalışma bölgeleri ve bunların sınırları belirlenecektir.

### 2.1. Akım Kaynakları


#### 2.1.1. "Yüzen" yükler için akım kaynakları

Endüstriyel elektronik alanında bir çok uygulama için akım kaynağı yapılarına sıkça gereksinme duyulur. Bazı uygulamalarda, gerçekleştirilecek akım kaynağının büyük değerli akımlar vermesi de istenebilir. İşlemsel kuvvetlendiricilerle kurulan akım kaynağı devreleri bu gereksinmeye bir çözüm getirmektedir.

İşlemsel kuvvetlendiricilerle gerçekleştirilen en basit akım kaynağı devreleri, faz döndüren ve faz döndürmeyen kuvvetlendirici yapılarına dayanan ve **yüzen yükler** için kullanılan akım kaynağı yapılarıdır. **Yüzen yükler** için kullanılan akım kaynağı devreleri Şekil-2.1'de görülmektedir.



(a)



(b)

Şekil-2.1. "Yüzen yükler için akım kaynakları; a) faz döndüren yapı, b) faz döndürmeyen yapı.

Devreyi gerçekleştirmek için kullanılan işlemsel kuvvetlendiricinin açık çevrim kazancı sonlu ve  $K_V$  ise, kuvvetlendiricinin giriş gerilimi  $V_{IN} = V_P - V_N$  sıfır olmaz. Giriş direncinin sonsuz, ancak açık çevrim kazancının sonlu olduğu kabul edilirse, devreden de yararlanılarak

$$I_1 = I_2 = \frac{V_{ref} - V_N}{R_1} \quad , \quad V_N = -\frac{V_O}{K_V}$$

$$V_2 = V_N - V_O$$

bağıntıları yazılabilir. Böylece, akım kaynağı devresinin çıkış akımı

$$I_2 = \frac{V_{ref}}{R_1} - \frac{V_2}{R_1 \cdot (1 + K_V)} \approx \frac{V_{ref}}{R_1} - \frac{V_2}{K_V \cdot R_1} \quad (2.1)$$

olur. İşlemsel kuvvetlendiricinin açık çevrim kazancının yeteri kadar büyük olması durumunda, ikinci terim ilk terimin yanında rahatlıkla ihmal edilebilir. Böylece, devrenin çıkış akımı

$$I_2 = \frac{V_{ref}}{R_1} \quad (2.2)$$

biçiminde yazılabilir. Akım kaynağının çıkış direnci ise

$$R_O = -\frac{\partial V_2}{\partial I_2} = K_V \cdot R_1 \quad (2.3)$$

bağıntısı yardımıyla hesaplanabilir. (2.3) bağıntısından fark edilebileceği gibi, akım kaynağı devresinin çıkış direnci, işlemsel kuvvetlendiricinin açık çevrim fark işaret kazancına ve  $R_1$  direncine bağlıdır. İşlemsel kuvvetlendiricinin açık çevrim kazancı ise frekansa bağlıdır. Genel amaçlı işlemsel kuvvetlendiriciler, çoğunlukla, frekans eğrileri tek kutuplu düşme gösterecek biçimde kompanze edilirler. Şekil-2.1'deki akım kaynağı devrelerinin bu tür işlemsel kuvvetlendiricilerle kuruldukları varsayalım. Bu durumda işlemsel kuvvetlendiricinin açık çevrim kazancı

$$K_V(s) = \frac{K_{VO}}{1 + \tau \cdot s} \quad (2.4)$$

şeklinde yazılabilir. Burada  $K_{VO}$  işlemsel kuvvetlendiricinin açık çevrim kazancının alçak frekanslardaki değerini göstermektedir.  $\tau$  büyüklüğü ise

$$\tau = \frac{1}{\omega_c} \quad (2.5)$$

şeklinde, açık çevrim transfer fonksiyonunun açısız kesim frekansı cinsinden ifade edilebilen bir büyüklüktür. (2.3) bağıntısı uyarınca

$$R_o = R_l \cdot K_V(s)$$

olacağından hareket edilirse, akım kaynağının çıkış empedansı

$$Z_o(s) = \frac{K_{VO}}{1 + \tau \cdot s} \cdot R_l \quad (2.6)$$

şeklinde yazılabilir. (2.6) bağıntısında s yerine  $j\omega$  konursa,  $j\omega$  domeninde devrenin çıkış empedansı

$$Z_o(j\omega) = \frac{K_{VO}}{1 + j \frac{\omega}{\omega_c}} \cdot R_l \quad (2.7)$$

biçiminde yazılabilir. Akım kaynağının çıkış empedansı, bir  $R_o$  çıkış direnci ve bir  $C_o$  çıkış kapasitesinin paralel eşdeğeri gibi de düşünülebilir. Böylece

$$Z_o = \frac{1}{\frac{1}{K_{VO} \cdot R_l} + j \frac{\omega}{K_{VO} \cdot R_l \cdot \omega_c}} = R_o // \frac{1}{j\omega C_o} \quad (2.8)$$

yazılabilir. (2.8) bağıntısı uyarınca, devrenin çıkış direnci

$$R_o = K_{VO} \cdot R_l \quad (2.9)$$

ve çıkış kapasitesi de

$$C_o = \frac{1}{K_{VO} \cdot R_l \cdot \omega_c} \quad (2.10)$$

bağıntıları yardımıyla hesaplanabilir. Elde edilen sonuçların hem faz döndüren hem de faz döndürmeyen yapılar için geçerli olduğunu belirtmekte yarar vardır.

**Örnek:**

Akım kaynağı gerçekleştirmek üzere kullanılan işlemsel kuvvetlendiricinin açık çevrim kazancı  $K_{VO} = 10^5$  ve 3 dB kesim frekansı da  $f_c = 10$  Hz olsun. Devredeki  $R_1$  direncinin değeri de 1 k $\Omega$  olarak verilsin. Bu durumda akım kaynağının çıkış direnci  $R_O = 100$  M $\Omega$  ve çıkış kapasitesi de  $C_O = 159$ pF olur.  $f = 10$  kHz için akım kaynağının çıkış empedansının modülünün 100 k $\Omega$  değerine düşeceği kolayca görülebilir.

**2.1.2. Bir ucu topraklanmış yükler için akım kaynağı devreleri**


Şekil-2.1'de verilen devreler, iki ucu da toprak potansiyelinden yalıtılmış yüklerle kullanılmaya elverişli yapılardır. Bir çok endüstriyel devre uygulamasında ise bir ucu topraklanmış yükler söz konusu olur. Bu tür yüklerin sürülmesi için daha farklı devre yapılarına gereksinme duyulacağı açıktır. Bu özelliği gösteren çok sayıda devre yapısı bulunmaktadır. Bu bölümde, bir ucu topraklanmış yüklerin sürülmesi için kullanılacak akım kaynağı devrelerinden üçü ele alınarak incelenecektir.

Çıkış akımının bir direnç üzerindeki gerilim düşümü yardımıyla gözlenmesi ilkesine dayanarak çalışan bir akım kaynağı devresi Şekil-2.2'de verilmiştir. Bu yapı için devreden hareketle düğüm denklemleri yazılacak olursa

$$\begin{aligned} \frac{V_O - V_N}{R_2} - \frac{V_N}{R_3} &= 0 \\ \frac{V_{ref} - V_P}{R_2} + \frac{V_2 - V_P}{R_2} &= 0 \\ \frac{V_O - V_2}{R_1} + \frac{V_P - V_2}{R_2} - I_2 &= 0 \end{aligned}$$

elde edilir.  $V_N = V_P$  olduğu kabul edilirse, devrenin çıkış akımı için

$$I_2 = \left( \frac{1}{2 \cdot R_2} + \frac{R_2 + R_3}{2 \cdot R_1 \cdot R_3} \right) V_{ref} + \left( \frac{R_2 + R_3}{2 R_1 \cdot R_3} - \frac{R_1 + 2 R_2}{2 R_1 R_2} \right) V_2 \quad (2.11)$$



Şekil-2.2. Tek ucu topraklanmış yüklerin sürülmesine elverişli akım kaynağı devresi.

bağıntısı bulunur. (2.11) bağıntısından fark edilebileceği gibi,  $R_3$  direncinin belirli bir değeri için ikinci terim sıfır ve bunun sonucunda çıkış akımı çıkış geriliminden bağımsız olur.  $R_3$  direncinin bu değeri

$$R_3 = \frac{R_2^2}{R_1 + R_2} \quad (2.12)$$

bağıntısıyla hesaplanabilir. Bu durumda devrenin çıkış akımı

$$I_2 = \frac{V_{ref}}{R_1 // R_2} \quad (2.13)$$

olur. Pratikte  $R_1$  direnci  $R_2$  direncinden yeteri kadar küçük tutulur. Bu şart altında akım kaynağının çıkış akımı

$$I_2 = \frac{V_{ref}}{R_1} \quad (2.14)$$

şeklinde belirlenebilir.

### Bağlanacak yük direnci için sınır değerler

Akım kaynağı devresine bağlanacak yükün sınır değerleri, devreyi gerçekleştirmek amacıyla kullanılacak işlemsel kuvvetlendiricinin  $V_O$  çıkış geriliminin sınırları ile belirlidir. İşlemsel kuvvetlendiricinin çıkış gerilimi  $V_{CC}$  ve

$-V_{EE}$  besleme gerilimlerine ulaşamaz; ancak bu gerilimlere birer doyma gerilimi kadar yaklaşabilir.

Pozitif yöndeki doyma gerilimini  $V_{sat}$ , negatif yöndeki doyma gerilimini de  $V_{sat}'$  ile gösterelim. Böylece, işlemsel kuvvetlendiricinin çıkış geriliminin alabileceği maksimum ve minimum değerler

$$V_{omaks} = V_{CC} - V_{sat} \quad (2.15)$$

$$V_{omin} = -V_{EE} + V_{sat}' \quad (2.16)$$

bağıntıları yardımıyla hesaplanabilir. Öte yandan devrenin çıkış gerilimi yazılırsa

$$V_2 = V_O - I_2 \cdot R_1$$

bulunur.  $V_{ref} = V > 0$  için  $I_2 = V_{ref}/R_1 = V/R_1$  olur. Böylece

$$V_{2maks} = V_{Omaks} - I_2 \cdot R_1 = V_{Omaks} - V_{ref}$$

$$V_{2maks} = V_{CC} - V_{sat} - V \quad (2.17)$$

sınır değeri elde edilir. Buna göre, yükün uçlarındaki gerilimin değeri  $V_{2maks}$  değerinden küçük ya da en fazla bu sınır değere eşit olmalıdır. Elde edilen bu sınır değeri yardımıyla pozitif yön için yükün maksimum değeri hesaplanırsa

$$R_{Lmaks1} \cdot I_L = V_{2maks} = V_{Omaks} - V$$

$$R_L \leq \frac{V_{Omaks} - V_{ref}}{I_L} \quad (2.18)$$

şartı bulunur. Bu şart uyarınca, çıkışa olabildiğince büyük bir yük bağlayabilmek için  $V_{ref} \ll V_{Omaks}$  seçilmelidir. Uygulamada,  $V_{ref} = V$  referans kaynağı düşük değerli ve bir-iki volt mertebesinde seçilir; ayrıca  $R_2 \gg R_1$  yapılır. Böylece işlemsel kuvvetlendiricinin ve  $V_{ref}$  gerilim kaynağının yüklenmesi önlenmiş olur.

$V_{ref} = -V < 0$  için  $I_2 = -V/R_1$  olur. Bu durumda


$$V_{2min} = V_{Omin} + V = -V_{EE} + V_{sat}' + V \quad (2.19)$$

sınır değeri elde edildiğinden, çıkışa bağlanabilecek maksimum yük

$$R_L \leq \frac{V_{2min}}{I_2} = \frac{V_{Omin} + V}{I_2} \quad (2.20)$$

bağıntısı yardımıyla hesaplanabilir.

Bir ucu topraklanmış yükler için akım kaynağı devreleri çeşitli biçimlerde kurulabilir. Bu yapılardan bir diğeri Şekil-2.3'de gösterilmiştir.



Şekil-2.3. Bir ucu topraklanmış yükler için diğeri bir akım kaynağı devresi.

Bu devreden hareket edilirse

$$V_4 = -V_3 = V_{ref} + \frac{R_2}{R_3} V_2$$

$$\frac{V_4 - V_2}{R_1} - \frac{V_2}{R_3} - I_2 = 0$$

bağıntıları yazılabilir. Bağıntılarda  $V_4$  büyüklüğünün elimine edilmesiyle,  $I_2$  çıkış akımı  $V_{ref}$  ve  $V_2$  gerilimleri cinsinden ifade edilebilir. Bu yapılırsa

$$I_2 = \frac{V_{ref}}{R_1} + \frac{R_2 - R_3 - R_1}{R_1 \cdot R_3} V_2$$

eşitliği elde edilir.  $R_3 = R_2 - R_1$  alınırsa, bağıntıdaki ikinci terim sıfır ve çıkış akımı da çıkış geriliminden bağımsız olur. Böylece, çıkış akımı




$$I_2 = \frac{V_{ref}}{R_1} \quad (2.21)$$

şeklinde  $V_{ref}$  akımı ve  $R_1$  direnci cinsinden belirlenebilir.

### "Howland" akım kaynağı

Bir ucu topraklanmış yükler için kullanılacak bir diğer akım kaynağı yapısı da **Howland** akım kaynağı olarak isimlendirilen ve Şekil-2.4'de gösterilen akım kaynağı yapısıdır.



Şekil-2.4. Howland akım kaynağı devresi.

Bu devrede

$$V_N = \frac{V_{i1} \cdot R_2 + V_O \cdot R_1}{R_1 + R_2} = \frac{\alpha \cdot V_{i1} + V_O}{1 + \alpha}$$

$$I_L = I_3 + I_4 = \frac{V_{i2} - V_P}{R_3} + \frac{V_O - V_P}{\beta \cdot R_3}$$

yazılabilir. Öte yandan

$$V_O = K_V(s) \cdot (V_P - V_N)$$

$$V_P = I_L \cdot R_L$$

şeklindedir. Bütün bunlar biraraya getirilecek olursa

$$I_L = \frac{\beta \cdot (1 + \alpha + K_V(s)) \cdot V_{i2} - \alpha \cdot K_V(s) \cdot V_{i1}}{\beta(1 + \alpha + K_V(s)) \cdot R_3 + R_L \cdot (1 + \alpha)(1 + \beta) + R_L K_V(s)(\beta - \alpha)} \quad (2.22)$$

bulunur.

$$\alpha = \beta, |K_V(s)| \gg (1 + \alpha),$$

$$|K_V(s)| \cdot R_3 \gg R_L \cdot (1 + \alpha) \cdot (1 + \beta)$$

olması halinde, yük akımı

$$I_L = \frac{V_{i2} - V_{i1}}{R_3} \quad (2.23)$$

bağıntısı yardımıyla hesaplanabilir. Devrenin çıkış direnci hesaplanırsa

$$R_O = R_3 \frac{(1 + \alpha + K_V(s)) \cdot \beta}{(1 + \beta)(1 + \alpha) + K_V(s) \cdot (\beta - \alpha)} \quad (2.24)$$

bağıntısı elde edilir.  $K_{VO} \gg 1$  olduğu kabul edilecek olursa (2.24) bağıntısı

$$R_O = R_3 \cdot \frac{\beta}{\beta - \alpha}$$

biçimini alır.  $\alpha = \beta$  ise devrenin çıkış direnci sonsuza (pratikte çok büyük değerlere) gider. Devrenin çıkış direnci eleman toleranslarına bağlıdır. En kötü durumda

$$R_1 = R_L \cdot (1 + k), R_2 = \alpha \cdot R_L \cdot (1 - k), R_3 = R_L \cdot (1 - k), R_4 = \alpha \cdot R_L \cdot (1 + k)$$

olacağı dikkate alınırsa, devrenin çıkış direnci

$$R_O = \frac{R_3}{4 \cdot k} \quad (2.25)$$

$R_1$  den  $R_4$  'e kadar olan dirençlerin değerleri kontrol edilerek çıkış direnci çok büyük değerlere getirilebilir. Kararlılığın sağlanması için  $R_2$  direncine paralel düşük kapasiteli bir kondansatör bağlanır.

$V_{i1} = 0$ ,  $V_{i2} = V_{ref}$  ve  $\alpha = \beta$  için işlemsel kuvvetlendiricinin  $V_O$  çıkış gerilimi

$$V_o = R_L \frac{(1 + \alpha) \cdot K_V(s) V_{ref}}{1 + \alpha + K_V(s) R_3} \quad (2.26)$$

bağıntısıyla verilmektedir. İşlemsel kuvvetlendiricinin açık çevrim kazancının çok büyük olması durumunda  $V_o$  çıkış gerilimi bağıntısı

$$V_o = R_L \cdot (1 + \alpha) \cdot \frac{V_{ref}}{R_3} \quad (2.27)$$

şeklini alır. Bağıntıdan fark edilebileceği gibi, işlemsel kuvvetlendiricinin çıkış gerilimi yük direnci ile orantılıdır. Bu nedenle, devre, sabit ölçü akımlı ve lineer ölçekli direnç ( yahut empedans) ölçer düzeni gerçekleştirilmesine uygundur.

Yük direnci üzerinde düşecek maksimum gerilim, işlemsel kuvvetlendiricinin çıkış geriliminin maksimum değeri olan  $V_{Omaks}$  ile sınırlıdır. (2.27) bağıntısından hareket edilecek olursa

$$V_{Omaks} = R_{Lmaks} \cdot (1 + \alpha) \cdot \frac{V_{ref}}{R_3}$$

bulunur. Buna göre, yük direncinin maksimum değeri

$$R_{Lmaks} = \frac{V_{Omaks}}{(1 + \alpha) \cdot V_{ref}} R_3 \quad (2.28)$$

olacaktır. Başka bir deyişle, akım kaynağına bağlanacak yük direnci


$$R_L \leq \frac{V_{Omaks}}{(1 + \alpha) \cdot V_{ref}} R_3 \quad (2.29)$$

şartını sağlamalıdır.

Buraya kadar ele alınan devrelerde akım kaynağının verebileceği maksimum akım, devreyi gerçekleştirmek üzere kullanılan işlemsel kuvvetlendiricinin maksimum çıkış gerilimi ve akımı ile sınırlı kalmaktadır. Bir çok uygulamada ise bundan daha büyük değerli akımlara gereksinme duyulur. Bu tür devreler bir sonraki bölümde ele alınacaktır.

### 2.1.3. Büyük akımlı akım kaynağı devreleri

Büyük akımlara gereksinme duyulduğunda, sadece işlemsel kuvvetlendiricilerle gerçekleştirilen akım kaynağı yapıları, çıkış akımı işlemsel kuvvetlendiricinin verebileceği maksimum akım ile sınırlı kalacağından, yetersiz olurlar. Bu nedenle, büyük akım değerlerinin gerekli olduğu uygulamalarda işlemsel kuvvetlendirici-tranzistor (BJT, JFET, MOSFET) kombinasyonları kullanılır. BJT-işlemsel kuvvetlendirici kombinasyonu için bir devre yapısı örneği Şekil-2.5'de verilmiştir.



Şekil-2.5. BJT-işlemsel kuvvetlendirici kombinasyonu ile akım kaynağı devresi.


Bu yapıda, uçlardan birinin sabit potansiyelde tutulabileceği açıktır. Bir ucu topraklanmış ve büyük akımlı akım kaynakları, sadece tranzistorlar kullanılarak da gerçekleştirilebilir. Ancak, sadece BJT, JFET yahut MOSFET kullanılarak gerçekleştirilen yapılarda çıkış akımı  $V_{BE}$ 'ye yahut  $V_{GS}$ 'ye bağımlılık gösterir. İşlemsel kuvvetlendiricilerin de kullanılmasıyla bu etki ortadan kaldırılmaktadır. Şekil-2.5'deki yapıda,  $I_2$  çıkış akımı ve  $R_O$  çıkış direnci  $V_{ref} > 0$  olması şartı altında

$$I_2 = \frac{V_{ref}}{R_1} \cdot \left( 1 - \frac{1}{\beta_F} \right) \quad (2.30)$$

$$R_O = \beta_F \cdot r_{ce} \quad (2.31)$$

bağıntıları yardımıyla hesaplanabilir.

Benzer bir yapı JFET ve işlemsel kuvvetlendirici yardımıyla da gerçekleştirilebilir. Böyle bir yapı Şekil-2.6'da verilmiştir.



Şekil-2.6. JFET ve işlemsel kuvvetlendirici kullanılarak büyük akımlı akım kaynağı gerçekleştirilmesi.

Şekil-2.6'daki akım kaynağı devresinin çıkış akımı

$$I_2 = \frac{V_{ref}}{R_1} \quad (2.32)$$

şeklindedir. Devrenin çıkış direnci ise, işlemsel kuvvetlendiricinin sonlu  $K_V$  açık çevrim kazancı ile sınırlıdır. Devreden hareket edilirse

$$dV_{DS} = -dV_2$$

$$dV_{GS} = dV_G - dV_S = -K_V \cdot R_1 \cdot dI_2 - R_1 \cdot dI_2 = -K_V \cdot R_1 \cdot dI_2$$

yazılabilir. Öte yandan JFET'in eşdeğer devresinden

$$dI_2 = g_m \cdot dV_{GS} + \frac{1}{r_{ds}} \cdot dV_{DS}$$

bağıntısı elde edilir. Bunların biraraya getirilmesiyle akım kaynağının çıkış direnci için


$$R_O = -\frac{dV_2}{dI_2} = r_{ds} \cdot (1 + K_V \cdot g_m \cdot R_L) \approx \mu \cdot K_V \cdot R_L \quad (2.33)$$

eşitliği bulunur. Bu bağıntıdaki  $\mu$  büyüklüğü JFET'in kuvvetlendirme katsayısıdır ve değeri  $\mu = g_m \cdot r_{DS} = 150$  civarındadır. Elde edilen sonuç daha önce elde edilen (2.3) bağıntısı ile karşılaştırılırsa, bu devrenin çıkış direncinin, JFET kullanılmadan sadece işlemsel kuvvetlendirici ile gerçekleştirilen akım kaynağı yapısına göre  $\mu$  defa daha büyük olacağı kolayca görülebilir.

$K_V$  açık çevrim kazancınının frekansa bağlı olduğu göz önüne alınırsa, devrenin çıkış empedansı

$$Z_O = K_V \cdot \mu \cdot R_L = \frac{K_{VO}}{1 + j \frac{\omega}{\omega_C}} \mu \cdot R_L \quad (2.34)$$

biçiminde yazılabilir. Daha önce işlemsel kuvvetlendiricilerle kurulan akım kaynağı devrelerinde yapıldığı gibi, devrenin çıkış empedansı  $R_O = \mu \cdot K_{VO} \cdot R_L$  değerinde bir direnç ile  $C_O = 1/\mu \cdot K_{VO} \cdot R_L \cdot \omega_C$  değerli bir kapasitenin paralel eşdeğeri gibi düşünülebilir.



Şekil-2.7. JFET ve güç tranzistorunun Darlington çifti oluşturacak şekilde bağlanması.

Yüksek değerli çıkış akımları gerektiğinde, devreyi kurmak üzere bir güç JFET'inden yararlanılabilir, yahut küçük akımlı bir JFET ile bir güç tranzistoru Darlington çifti oluşturacak şekilde bağlanır. Böyle bir akım kaynağı devresi Şekil-2.7'de görülmektedir. Geçitten içeriye doğru akım akmadığından yapının özellikleri değişmez. Başka bir deyişle,  $V_{ref} > 0$  için devrenin çıkış akımı


$$I_2 = \frac{V_{ref}}{R_I} \quad (2.35)$$

ve çıkış direnci de

$$R_O = \mu_1 \cdot K_V \cdot R_I \quad (2.36)$$

olur.

JFET ve faz döndüren kuvvetlendirici olarak çalışan bir işlemsel kuvvetlendiricinin biraraya getirilmesiyle de akım kaynağı devresi gerçekleştirmek mümkündür. Böyle bir yapı Şekil-2.8'de verilmiştir. Bu yapıda,  $V_{ref} = -V < 0$  için



Şekil-2.8. JFET ve faz döndüren kuvvetlendirici olarak çalışan işlemsel kuvvetlendirici ile akım kaynağı.


devrenin  $I_2$  çıkış akımı

$$I_2 = -\frac{V}{R_I} \quad (2.37)$$

ve çıkış direnci de

$$R_O = \mu \cdot K_V \cdot R_I \quad (2.38)$$

şeklindedir. JFET'in kesime gitmemesini sağlayabilmek üzere,  $V_{ref}$  gerilimi daima negatif olmak zorundadır. Bu yapıda  $I_2$  çıkış akımı  $V_{ref}$  kaynağı üzerinden akacağından, yapı büyük akımlar akıtmaya elverişli değildir.



Şekil-2.9. p kanallı JFET ve işlemsel kuvvetlendirici ile kurulan ve uçtan dışarıya doğru akım akıtmak üzere düzenlenmiş akım kaynağı devresi.

Buraya kadar ele alınan akım kaynağı devreleri uçtan içeriye doğru akım akıtmak üzere düşünülmüş yapılarıdır. Ancak, bazı uygulamalarda, uçtan dışarıya doğru akım akıtacak akım kaynaklarına da gereksinme duyulabilir. Böyle durumlarda p kanallı bir JFET kullanılması zorunluluğu ortaya çıkar. p kanallı JFET ve işlemsel kuvvetlendirici ile kurulan ve uçtan dışarıya doğru akım vermek üzere tasarlanmış bir akım kaynağı devresi Şekil-2.9'da görülmektedir. Bu yapıda  $V_{ref} < 0$  için devrenin çıkış akımı

$$I_2 = -\frac{V_{ref}}{R_1} \quad (2.39)$$

ve çıkış direnci de

$$R_O = \mu \cdot K_V \cdot R_1 \quad (2.40)$$


olur. p kanallı JFET yerine n kanallı JFET kullanarak da çözüme gitmek mümkündür. n kanallı JFET ve işlemsel kuvvetlendirici ile kurulan ve uçtan dışarıya doğru akım akıtan böyle bir akım kaynağı devresi Şekil-2.10'da verilmiştir. Bu yapıda  $V_{ref} = -V < 0$  olduğu göz önüne alınırsa, devrenin çıkış akımı ve çıkış direnci, işlemsel kuvvetlendiricinin açık çevrim kazancı ve dış devre elemanları cinsinden

$$I_2 = -\frac{V}{R_1} \quad (2.41)$$



$$R_O = K_V \cdot R_I \quad (2.42)$$

şeklinde ifade edilebilir. JFET'in S kaynak ucu çıkış ucu görevini üstlenir. Çıkışın kaynak ucundan alınması, çıkış akımını etkilemez. Devrenin kararlı kalabilmesi için gerekli olan negatif geribesleme şu şekilde sağlanmaktadır:




Şekil-2.10. n kanallı JFET ve işlemsel kuvvetlendirici ile kurulan akım kaynağı yapısı

Çıkış akımının değerinin düşmesi halinde  $V_P$  gerilimi yükselir. Bununla Kuvvetlendiricinin çıkış gerilimi, dolayısıyla JFET'in geçit gerilimi bir miktar pozitif doğru kayar ve bu da akımı arttıracak yönde etki eder. Devrenin çıkış direnci ise, (2.42) bağıntısından da izlenebileceği gibi, önceki devrenin çıkış direncine göre  $1/\mu$  oranında daha düşük olmaktadır.


Büyük giriş gerilimlerinde JFET'in geçit - kanal jonksiyonu geçirme yönünde kutuplanabilir. Bu durumun ortaya çıkmasıyla, işlemsel kuvvetlendiricinin çıkış gerilimi iletimde olan jonksiyon üzerinden kuvvetlendiricinin faz döndürmeyen (P) girişine gelir ve pozitif geribesleme oluşur. Bu şekilde ortaya çıkabilecek bir pozitif geribeslemeyi önlemek üzere, devrede bir D diyodu kullanılmıştır. D diyodunun kullanılması halinde, bu diyot, işlemsel kuvvetlendiricinin çıkış gerilimini  $V_{ref}$  geriliminin bir  $V_{BEon}$  iletim yönü gerilimi kadar üzerindeki bir değere kenetler.

JFET ve işlemsel kuvvetlendirici yardımıyla da gerçekleştirilen ve daha önce Şekil-2.6'da verilmiş olan yapının benzeri MOSFET kullanılarak da kurulabilir. MOSFET ve işlemsel kuvvetlendirici kullanılarak gerçekleştirilen

akım kaynağı devreleri Şekil-2.11'de görülmektedir. Şekil-2.11a'da N kanallı MOSFET, Şekil-2.11b'de de P kanallı MOSFET kullanılmıştır. Bu devrelerin tüm özellikleri Şekil-2.6'daki devre ile aynıdır.



(a)



(b)

Şekil-2.11. MOSFET ve işlemsel kuvvetlendirici kullanılarak büyük akımlı akım kaynağı gerçekleştirilmesi. a) N kanallı MOSFET ile kurulan devre , b) P kanallı MOSFET ile kurulan devre,  $V_{ref} < 0$ .

Şekil-2.11a 'daki akım kaynağı devresinin çıkış akımı

$$I_2 = \frac{V_{ref}}{R_1} \quad (2.43)$$

şeklindedir. Her iki devrenin çıkış empedansı

$$Z_O = K_V \cdot \mu \cdot R_1 = \frac{K_{VO}}{1 + j \frac{\omega}{\omega_C}} \mu \cdot R_1 \quad (2.44)$$

olur. Daha önce JFET ve işlemsel kuvvetlendiricilerle kurulan akım kaynağı devrelerinde karşılaşıldığı gibi, devrenin çıkış empedansı  $R_O = \mu \cdot K_{VO} \cdot R_1$  değerinde bir direnç ile  $C_O = 1/\mu \cdot K_{VO} \cdot R_1 \cdot \omega_C$  değerli bir kapasitenin paralel eşdeğeri gibi düşünülebilir.

### İki yönde akım akıtabilen, büyük akımlı akım kaynakları

Buraya kadar ele alınan büyük akımlı akım kaynağı devrelerinin önemli bir sakıncası, bu yapıların sadece tek yönde akım akıtılabilmeleridir. p ve n kanallı JFET'lerle kurulan akım kaynağı yapılarının biraraya getirilmeleri halinde, bu problem kolayca çözülebilir. Bu şekilde gerçekleştirilmiş bir akım kaynağı devresi Şekil-2.12'de görülmektedir.

Sükunette  $V_1 = 0$  olduğundan  $V_{P1}$  ve  $V_{P2}$  gerilimleri

$$V_{P1} = \frac{3}{4} \cdot V_{CC}, \quad V_{P2} = -\frac{3}{4} \cdot V_{EE}$$


değerlerini alırlar. Bu durumda devrenin çıkış akımı

$$I_{D1} = \frac{V_{CC} - V_{P1}}{R_1}, \quad I_{D2} = \frac{V_{P2} - (-V_{EE})}{R_1}$$

olmak üzere

$$I_2 = I_{D1} - I_{D2} = \frac{V_{CC}}{4 \cdot R_1} - \frac{V_{EE}}{4 \cdot R_1}$$

şeklinde yazılabilir.  $V_{CC} = -V_{EE}$  alınması durumunda  $I_2 = 0$  olur.



Şekil-2.12. Her iki yönde de akım akıtabilen JFET'li büyük akımlı akım kaynağı devresi.

$V_1$  giriş geriliminin  $V_1 > 0$  olması durumunda

$$V_{P1} = -\frac{3}{4}V_{CC} + \frac{1}{4}V_1$$

olur. Başka bir deyişle,  $V_{P1}$  gerilimi  $V_1/4$  kadar yükselir. Böylece,  $I_{D1}$  akımı

$$I_{D1} = \frac{V_{CC} - \frac{3}{4}V_{CC} - \frac{1}{4}V_1}{R_1}$$

$$I_{D1} = \frac{1}{4.R_1}(V_{CC} - V_1)$$

olur. Buna göre,  $I_{D1}$  akımı  $V_1/4R_1$  kadar azalmaktadır. Buna karşılık,  $I_{D2}$  akımı aynı oranda artar. Buradan hareketle çıkış akımı hesaplanırsa

$$I_2 = -\frac{V_1}{2.R_1} \quad (2.45)$$

olur. Bağıntıdan fark edilebileceği gibi, pozitif giriş gerilimleri için çıkış akımı negatif değerlidir.

$V_1 < 0$  olması halinde ise  $I_{D2}$  azalır,  $I_{D1}$  artar; çıkış akımı pozitif olur.

Çıkış akımının dalgalanma aralığı, devrede kullanılan JFET'lerden birinin yahut diğerinin kesime girdiği gerilim değeri ile sınırlıdır. Bu şart,  $V_1$  giriş geriliminin  $V_1 = V_{CC}$  yahut  $V_1 = -V_{EE}$  değerlerini alması halinde yerine gelir. JFET'lerden birinin kesime gidebilmesi için, bunun geçit geriliminin  $V_{CC}$  den büyük ya da  $-V_{EE}$  den küçük olması gerekir. Bunun için de işlemsel kuvvetlendiricinin besleme gerilimlerinin daha büyük tutulması zorunlu olur. Başka bir deyişle

$$V_{CC}^+ > V_{CC}, V_{EE}^+ > V_{EE}$$


olmalıdır.

n ve p kanallı JFET'ler ve işlemsel kuvvetlendiricilerle kurulan bu devrenin sıfır noktası kararlılığı iyi değildir. Kararlılığın iyi olmaması, çıkış akımının büyük değerli iki akımın farkı olmasının bir sonucudur. Bunun yanısıra, farkı alınan bu iki akımın besleme geriliminden de etkileneceği yukarıdaki bağıntılardan kolayca fark edilebilir. Bu sakıncaları gidermek üzere kurulan bir diğer devre Şekil-2.13'de görülmektedir.

Bu yapı, üç işlemsel kuvvetlendirici, bir n kanallı MOSFET ve bir de p kanallı MOSFET içermektedir. Güç MOSFET'lerinin kullanılmasıyla, bu yapı yardımıyla büyük akımlar verebilen akım kaynağı devreleri gerçekleştirilmesi de mümkündür. Çıkış tranzistorlarının sürülmesi, bir önceki JFET'li devredekinden daha farklıdır. Şekil-2.13'den fark edilebileceği gibi, çıkış tranzistorları girişteki işlemsel kuvvetlendiricinin pozitif ve negatif besleme gerilimi kaynaklarından çektiği  $I_3$  ve  $I_4$  akımlarıyla orantılı  $V_3$  ve  $V_4$  gerilimleriyle sürülmektedir. Buna göre

$$V_3 = I_3 \cdot R_2, \quad V_4 = I_4 \cdot R_2$$

$$I_{D1} = \frac{V_3}{R_1} = \frac{R_2}{R_1} I_3, \quad I_{D2} = \frac{V_4}{R_1} = \frac{R_2}{R_1} I_4$$



Şekil-2.13. Düşük sükunet akımlı akım kaynağı devresi.

$$I_2 = I_{D1} - I_{D2} = \frac{R_2}{R_1} (I_3 - I_4)$$

şeklinde. Devredeki ilk kat gerilim izleyici olarak kurulmuştur. Bu gerilim izleyici devresinin çıkış akımı

$$I_5 = \frac{V_1}{R_3}$$

şeklinde. Kural gereği, işlemsel kuvvetlendiricinin akımlarının toplamı sıfırdır. Dolayısıyla

$$I_5 = I_3 - I_4$$

olur. Bütün bunlar biraraya getirilecek olursa

$$I_2 = \frac{R_2}{R_1 \cdot R_3} V_1 \quad (2.46)$$

bulunur.  $R_2 = R_3$  yapılırsa

$$I_2 = \frac{V_1}{R_1} \quad (2.47)$$

elde edilir. Sükunette  $V_1 = 0$  olacağından, besleme kaynaklarından çekilen  $I_3$  ve  $I_4$  akımları  $I_3 = I_4 = I_R$  şeklinde işlemsel kuvvetlendiricinin sükunet akımına eşittirler. Bu nedenle  $I_5 = 0$  olur. Dolayısıyla çıkış akımı da sıfır olur.

$V_1 > 0$  ise  $I_3 > I_4$  olacağından,  $I_2$  çıkış akımı üst yarıdevre üzerinden akar ve alt yarıdevre kesime gider.

$V_1 < 0$  olması halinde ise bunun tersi olur. Çıkış akımı alt yarıdevre üzerinden akar ve üst yarıdevre kesime gider

$V_1 = 0$  durumunda çıkış tranzistorlarından

$$I_{D1R} = I_{D2R} = \frac{R_2}{R_1} I_R$$

sükunet akımları akar.

Bütün bunlardan fark edilebileceği gibi, akım kaynağı devresi AB sınıfında çalışmaktadır. Devrenin sükunet akımı küçük değerli iki büyüklüğün farkı biçimindedir. Bu nedenle, devrenin sıfır noktası kararlılığı da bir önceki JFET'li devreninkine göre çok daha iyidir. Ayrıca, devrenin veriminin yüksek olduğunu belirtmekte de yarar vardır. Daha önce de belirtildiği gibi, çıkış tranzistoru olarak güç MOSFET'lerinin kullanılmasıyla büyük değerli çıkış akımları elde etmek de mümkündür. Büyük akımlarla çalışma halinde, kullanılacak güç tranzistorlarının akım, gerilim ve güç sınır değerlerine dikkat edilmesi ve gerekli soğutucunun tasarlanıp devreye monte edilmesi gerekeceği açıktır.

## 2.2. Negatif empedans çevirici yapısı ve uygulamaları

Bazı devre uygulamalarında negatif dirence yahut negatif iç dirençli gerilim kaynağına gereksinme duyulabilir. Negatif direnç ve negatif iç dirençli gerilim kaynağı yapıları işlemsel kuvvetlendirici yardımıyla kolayca gerçekleştirilebilen yapılardır.

Direnç tanımı gereği  $R = V/I$  şeklindedir ve bir iki uçluda akım ve gerilim yönlerinden biri referans yönüne göre zıt yönde ise  $V/I < 0$  olur. Bu durumda negatif direnç söz konusudur.

Negatif direnç, sadece, aktif elemanlar kullanılarak gerçekleştirilebilir. Aktif elemanlar kullanılarak gerçekleştirilen bu devreler negatif empedans çeviriciler olarak isimlendirilirler ve NIC ( Negative Impedance Converter) sembolü ile gösterilirler. Negatif empedans çevirici yapısını iki farklı şekilde gerçekleştirmek mümkündür:

-VNIC : Yönü sabit tutulan akım için gerilimin yönünü değiştiren çeviriciler;

-INIC : Yönü sabit tutulan gerilim için akımın yönünü değiştiren çeviriciler.

Gerçekleştirilmesi daha kolay olduğundan, burada INIC yapıları ele alınacaktır.


Yönü sabit tutulan gerilim için akımın yönünü değiştiren çeviricinin (INIC) eşdeğer devresi Şekil-2.14'de verilmiştir.

İdeal durumda, negatif empedans çeviricinin tanım bağıntıları

$$V_1 = V_2 + 0 \cdot I_2$$


$$I_1 = 0 \cdot V_2 - I_2 \quad (2.48)$$

şeklinde. Bu şartları yerine getirecek bir devre, gerilimle yönetilen bir gerilim kaynağı ve akımla yönetilen bir akım kaynağı yardımıyla gerçekleştirilebilir. Devrenin kurulabilmesi için gerekli olan iki fonksiyon tek bir işlemsel kuvvetlendirici yardımı ile gerçekleştirilebilir. Böyle bir yapı Şekil-2.15'de görülmektedir.



Şekil-2.14. INIC eşdeğeri.





Şekil-2.15. Tek bir işlemsel kuvvetlendirici yardımıyla kurulan INIC devresi.

İşlemsel kuvvetlendirici ideal kabul edilirse,  $V_N = V_P$  dolayısıyla  $V_1 = V_2$  olacağından

$$V_O = V_2 + I_2 \cdot R$$

yazılabilir. Bu durumda 1 girişinden akan  $I_1$  akımı ile 2 girişinden akan  $I_2$  akımı arasındaki ilişki


$$I_1 = \frac{V_2 - V_O}{R} = -I_2 \quad (2.49)$$

şeklindedir. Şekil-2.14'den fark edilebileceği gibi, devreye negatif ve pozitif geribeslemeler birlikte uygulanmaktadır. Bu nedenle, devrenin kararlılığının incelenmesinde de yarar vardır. Devrenin iki kapısına bağlanan devrelerin bu düğümlere gösterecekleri toplam eşdeğer dirençleri sırası ile  $R_1$  ve  $R_2$  ile gösterelim. Bu durumda elde edilecek devre Şekil-2.16'da verilmiştir. Pozitif geribesleme gerilimi

$$V_P = V_O \frac{R_1}{R_1 + R}$$

ve negatif geribesleme gerilimi de

$$V_N = V_O \frac{R_2}{R_2 + R}$$




Şekil-2.16. 1 ve 2 düğümlerine gelen eşdeğer dirençler.

şeklindedir.  $V_N > V_P$  ise devrenin kararlı olacağı açıktır. Bu şartın yerine gelebilmesi için de

$$R_1 < R_2$$

olması gerekir.

Negatif empedans çevirici devresi, negatif direnç elde etmek üzere kullanılabilir. Negatif direnç elde etmek üzere kurulan devre Şekil-2.17'de verilmiştir.



Şekil-2.17. INIC ile negatif direnç elde edilmesi.

Devrenin 1 kapisına pozitif bir  $V_1$  gerilimi uygulanırsa

$$I_1 = -I_2 = -\frac{V_1}{R_2}$$


$$\frac{V_1}{I_1} = -R_2 \quad (2.50)$$

elde edilir. (2.50) bağıntısından fark edilebileceği gibi, pozitif bir gerilim uygulanmasına rağmen, 1 kapısından negatif bir akım akmaktadır. 1 kapısına bağlanan devrenin  $R_1$  iç direnci 2 kapısına bağlanan  $R_2$  direncinden küçük olduğu sürece devre kararlıdır. Aynı özelliği  $R_2$  direncini 1 kapısına bağlayarak da elde etmek mümkündür.

Değişken işaretler için  $R_2$  direnci yerine bir  $Z_2$  empedansı konabileceği ve böylece negatif bir empedans elde edilebileceği açıktır.

INIC kullanılarak negatif çıkış dirençli gerilim kaynağı gerçekleştirmek de mümkündür. İç dirençli bir kaynakta kaynağın çıkış gerilimi

$$V = V_o - I \cdot R_o$$



Şekil-2.18. Negatif iç dirençli kaynak gerçekleştirilmesi.

şeklinde  $V_o$  açık devre gerilimi ve  $R_o$  çıkış direnci cinsinden yazılabilir. Normal bir iç dirençli kaynakta  $R_o > 0$  dır; dolayısıyla  $I$  çıkış akımı arttıkça  $V$  çıkış

gerilimi azalır. Negatif çıkış dirençli bir kaynakta ise I arttıkça V de artmaktadır. Negatif iç dirençli bir kaynağın ne şekilde gerçekleştirileceği Şekil-2.18'de gösterilmiştir.

Devrede çıkış gerilimi

$$V_2 = V_1 = V_O - I \cdot R_I$$

$$I_1 = -I_2$$

$$V_2 = V_O + I_2 \cdot R_I \quad (2.51)$$


şeklinde. Bu nedenle, çıkış direnci de

$$R_O = -\frac{dV_2}{dI_2} = -R_I \quad (2.52)$$

olur. Negatif iç dirençli bir kaynak, elektronik bir sistemde uzun bir hattın göstereceği direncin kompanse edilmesi amacıyla kullanılabilir.

### Jiratör

Jiratör, herhangi bir empedansı bu empedansın dualine çevirebilen bir transformasyon devresidir. Jiratörün devre sembolü Şekil-2.19'da gösterilmiştir.



Şekil-2.19. Jiratör devre sembolü.


Jiratörün tanım bağıntıları:

$$I_1 = 0 \cdot V_1 + \frac{I}{R_g} \cdot V_2$$

$$I_2 = \frac{I}{R_g} \cdot V_1 + 0 \cdot V_2$$

şeklindedir. Bu bağıntılar matrisel olarak

$$\begin{pmatrix} I_2 \\ I_1 \end{pmatrix} = \begin{pmatrix} I/R_g & 0 \\ 0 & I/R_g \end{pmatrix} \cdot \begin{pmatrix} V_1 \\ V_2 \end{pmatrix} \quad (2.53)$$




Şekil-2.20. Gerilimle yönetilen iki akım kaynağı ile jirator devresi.

biçiminde yazılabilir. Jirator devresinde, bir taraftaki akım diğer taraftaki gerilim ile orantılıdır. Jirator, aktif elemanlar kullanılarak gerçekleştirilebilen bir devre elemanıdır. Bağıntılardan hareket edilirse, jiratorün gerilimle yönetilen iki akım kaynağı yardımıyla gerçekleştirilebileceği kolayca görülebilir. Jiratorün bu şekilde gerilimle yönetilen iki akım kaynağı ile gerçekleştirilişi Şekil-2.20'da verilmiştir. Şekil-2.20'daki yapı, iki INIC devresi ile gerçekleştirilebilir. Böyle bir devre Şekil-2.21'de görülmektedir. Bu devre için düğüm denklemleri yazılırsa

$P_1$  düğümü için

$$\frac{V_3 - V_1}{R_g} - \frac{V_1}{R_g} + I_1 = 0 \quad (2.54)$$



Şekil-2.21. İki INIC yardımıyla jirator gerçekleştirilmesi.

$N_1$  düğümü için

$$\frac{V_3 - V_1}{R_g} + \frac{V_2 - V_1}{R_g} = 0 \quad (2.55)$$

$P_2$  düğümü için

$$\frac{V_4 - V_2}{R_g} + \frac{V_1 - V_2}{R_g} - I_2 = 0 \quad (2.56)$$

$N_2$  düğümü için

$$\frac{V_4 - V_2}{R_g} - \frac{V_2}{R_g} = 0 \quad (2.57)$$

bağıntıları elde edilir. Bu bağıntılarda  $V_3$  ve  $V_4$  gerilimlerinin elimine edilmesiyle

$$I_1 = \frac{V_2}{R_g} \quad (2.58)$$

$$I_2 = \frac{V_1}{R_g} \quad (2.59)$$

eşitlikleri elde edilir. Bu bağıntılar ise jiratorün tanım bağıntılarına özdeşler.

### Jiratör uygulamaları

İşlemsel kuvvetlendiricilerle gerçekleştirilen jiratör devreleri çeşitli uygulamalarda kullanılabilirler. Jiratörün 2 kapısına bir  $R_2$  direnci bağlansın. Devrenin gerilim ve akımlarının yönleri uyarınca  $I_2 = V_2/R_g$  şeklindedir. Bu eşitlik tanım bağıntısına götürülürse

$$V_1 = I_2 \cdot R_g = \frac{V_2 \cdot R_g}{R_2}$$

$$R_1 = \frac{V_1}{I_1} = \frac{R_g^2}{R_2} \quad (2.60)$$

değerinde bir ohmik direnç elde edilir. Bu direnç 2 kapısına bağlanan  $R_2$  direncinin tersi ile orantılıdır. Genel olarak, 1 kapısından görülen empedans  $Z_1$  ve 2 kapısına bağlanan empedans  $Z_2$  ile gösterilirse,  $Z_1$  empedansı

$$Z_1 = \frac{R_g^2}{Z_2} \quad (2.61)$$

olur. Bu da jiratörün ilginç bir uygulaması olarak kendini göstermektedir. 2 kapısına kapasitesi  $C_2$  olan bir kondansatör bağlansın. Bu durumda

$$Z_2 = \frac{1}{j\omega C}$$

olacağından, 1 kapısından görülen empedans için

$$Z_1 = R_g^2 \cdot j \cdot \omega \cdot C_2 \quad (2.62)$$

bağıntısı bulunur. Bu bağıntı uyarınca, bulunan büyüklük

$$L_1 = R_g^2 \cdot C_2 \quad (2.63)$$

değerinde bir endüktansa karşı düşmektedir. Jiratörün bu uygulamasının sağladığı başlıca yarar, bu eleman yardımıyla büyük değerli ve düşük kayıplı endüktanslar oluşturulabilmesidir.

$$C_2 = 1 \mu F, R_g = 10 k\Omega$$

değerleri ile

$$L_1 = 100 H$$

değerinde endüktans değeri elde edilebilir. Alçak frekanslarda kullanılacak büyük değerli endüktansları bu yoldan gerçekleştirmek mümkündür. Gerçekleştirilen endüktansın kullanılma bölgesi, işlemsel kuvvetlendiricinin çalışma bölgesi ile sınırlıdır.

$L_1$  endüktansına bir  $C_1$  kondansatörünün paralel bağlanmasıyla bir paralel rezonans devresi oluşturulabilir. Paralel rezonans devresinin değer katsayısı açısından  $C_1 = C_2$  alınması uygun olmaktadır.

Gerçek bir jiratör devresi ideal jiratöre göre farklılıklar gösterir. Jiratör devresinin ideal jiratöre davranışından sapmasının temel ölçüsü jiratör kayıplarıdır. Gerçek jiratörün kayıpları eşdeğer devreye eklenen iki  $R_V$  direnci ile gösterilir. Kayıplı jiratörle oluşturulan paralel rezonans devresi Şekil-2.22'de verilmiştir. Eşdeğer devrede kayıpları temsil eden büyüklük jiratörün değer katsayısı olarak isimlendirilir. Değer katsayısı

$$Q = \frac{R_l}{2 \cdot R_g} \quad (2.64)$$


bağıntısı ile belirlenir. Bu bağıntı düşük frekanslarda geçerlidir. Jiratörün değer katsayısı transfer karakteristiğindeki akım ve gerilimler arasındaki faz kaymalarına çok bağımlıdır. Değer katsayısı faz kaymasının fonksiyonu olarak

$$Q(\varphi) = \frac{I}{\frac{I}{Q_0} + \varphi_1 + \varphi_2} \quad (2.65)$$

şeklinde ifade edilebilir. Bu bağıntıdaki  $Q_0$  büyüklüğü alçak frekanslardaki değer katsayısını,  $\varphi_1$  ve  $\varphi_2$  büyüklükleri ise  $I_1$  ve  $V_2$  ile  $I_2$  ve  $V_1$  arasında ve rezonans frekansındaki faz kaymalarını göstermektedir. Faz gecikmesi oluşması durumunda



rezonans frekansının yükseltilmesiyle Q değeri katsayısı büyür.  $|\phi_1 + \phi_2| \geq 1/Q_0$  için devre kararsız olur. İleri faz durumunda ise rezonans frekansının artırılması ile Q değeri katsayısı azalır.




Şekil-2.22. Kayıplı jiratorle kurulan paralel rezonans devresi ve eşdeğeri.

İki uçlulara benzer şekilde jiratorler yardımıyla dört uçluları da çevirmek mümkündür. Bunun için, çevrilecek dört uçlu iki jiratorün arasına bağlanır. Böyle bir yapı Şekil-2.23'de verilmiştir. Yapıdaki dört uçlunun matrisi

$$(A) = \begin{pmatrix} A_{11} & A_{12} \\ A_{21} & A_{22} \end{pmatrix} \quad (2.66)$$


ve her bir jiratorün tanım bağıntısı da daha önce (2.53) bağıntısıyla verilen biçimde olduğuna göre, yeni dört uçlu için elde edilecek matris

$$\bar{A} = A_g \cdot A \cdot A_g = \begin{pmatrix} A_{22} & A_{22} R_g^2 \\ A_{12} / R_g^2 & A_{11} \end{pmatrix} \quad (2.67)$$



Şekil-2.23. Dört uçluların jirator yardımıyla çevrilmesi.

(2.67) bağıntısıyla verilmiştir. Dört uçluların jirator yardımıyla çevrilmesine ilişkin bir örnek Şekil-2.24 de verilmiştir.



Şekil-2.24. Jiratorlar yardımıyla dört uçluların çevrilmesine ilişkin bir örnek.


Şekil-2.24'deki devre C lerden oluşan bir dört uçluyu L lerden oluşan bir diğer dört uçluya çevirmektedir. Çevirme sonucunda elde edilen yenedört uçlu da şekil üzerinde gösterilmiştir. Yeni dört uçlunun elemanları

$$L_1 = R_g^2 \cdot C_a , L_2 = R_g^2 \cdot C_b , L_3 = R_g^2 \cdot C_c$$

şeklinde dir.  $L_1$  ve  $L_2$  elemanlarına paralel birer kondansatör bağlanırsa, tümüyle kondansatörlerden oluşan endüktif bağlaşmalı band geçiren bir süzgeç kurulabilir.  $C_a$  ve  $C_b$  elemanlarının kısadevre edilmeleri halinde ise, iki ucu topraktan yalıtılmış bir  $L_3$  endüktansı elde edilir. Bu tür uygulamalar, özellikle, büyük endüktanslı bobinlerin gerçekleştirilmesinin zor olduğu alçak frekanslarda kullanılma açısından elverişli olmaktadır.

### 2.3. İntegral alıcılar

Endüstriyel elektronikte çeşitli uygulamalarda integral alıcılara sıkça gereksinme duyulur. Bu uygulamalar arasında osilatör devreleri ve çeşitli türden kontrol düzenleri sayılabilir. İntegral alıcılar, çoğunlukla işlemsel kuvvetlendiriciler yardımıyla gerçekleştirilmektedir. Bu bölümde işlemsel kuvvetlendiriciler ile kurulan integral alıcılar ele alınacak, işlemsel kuvvetlendiricinin ideal olmamasının integral alıcının özelliklerinin idealden ne derece sapmalara yol açacağı incelenecektir. İdeal bir integral alıcı ile ideal olmayan bir integral alıcı devresi Şekil-2.25'de verilmiştir. İdeal integral alıcı devresindeki  $Z_1$  ve  $Z_2$  empedansları



Şekil-2.25.İdeal ve ideal olmayan integral alıcılar.

$$Z_1 = R_1, \quad Z_2 = \frac{1}{sC_2}$$

şeklindedir. Yine, ideal integratörde çıkış gerilimi

$$V_o = -\frac{1}{T_1} \int V_1 \cdot dt + V(0) \quad (2.68)$$

şeklinde ifade edilmektedir. Bu bağıntıda  $T_1 = R_1 \cdot C_2$  büyüklüğü devrenin zaman sabitini,  $V(0)$  büyüklüğü ise çıkış geriliminin ilk şartlarla belirlenen başlangıç değerini göstermektedir.

İdeal olmayan integral alıcının transfer fonksiyonu

$$K_{vf}(s) = \frac{K_V(s) \cdot Z_2}{Z_1 + Z_2 + K_V(s) \cdot Z_1} \quad (2.69)$$

şeklindedir. Burada  $K_V(s)$  büyüklüğü işlemsel kuvvetlendiricinin açık çevrim transfer fonksiyonudur ve  $Z_2$  empedansı da

$$Z_2 = \frac{R_2}{1 + s \cdot R_2 \cdot C_2} \quad (2.70)$$

biçimindedir. Bağıntıdaki  $R_2$  direnci, integrasyon kondansatörünün kaçak direncini göstermektedir.

Çıkış geriliminin başlangıç değerinin  $V(0) = 0$  olması durumunda, devrenin çıkış gerilimi için

$$V_o = -V_1 \frac{K_V(s) \frac{R_2}{1 + s \cdot R_2 \cdot C_2}}{R_1 + R_1 K_V(s) + \frac{R_2}{1 + s \cdot R_2 \cdot C_2}} \quad (2.71)$$

bağıntısı elde edilir. Bu bağıntı düzenlenirse

$$V_o = -\frac{V_1}{s R_1 C_2} \frac{1}{1 + \frac{1}{s R_2 C_2}} \frac{K_V(s)}{1 + K_V(s)} \frac{1}{1 + \frac{1}{s R_1 C_2 (1 + K_V(s)) \left[ 1 + \frac{1}{s R_2 C_2} \right]}}$$

bulunur. İşlemsel kuvvetlendiricinin açık çevrim kazancı

$$K_V(s) = \frac{K_{VO}}{1 + \frac{s}{\omega_0}}$$

ise,  $K_{VO} \gg 1$  olması halinde, çıkış gerilimi

$$V_O = - \frac{V_I}{sT_I} \frac{1}{1 + \frac{1}{sT_C}} \frac{1}{1 + \frac{1}{sK_{VO}T_I}} \frac{1}{1 + \frac{s}{\omega_0} \frac{1 + sT_I}{1 + sK_{VO}T_I}} \quad (2.72)$$

şeklinde yazılabilir. Bağlıdaki  $T_I$  ve  $T_C$  büyüklükleri,  $T_I = R_1.C_2$  ve  $T_C = R_2.C_2$  şeklinde tanımlanan zaman sabitleridir. (2.72) bağıntısı dört bileşenin çarpımı şeklindedir.

İlk terim

$$\frac{V_O}{V_I} = - \frac{1}{s.T_I}$$

şeklindedir ve ideal integral alıcı transfer fonksiyonunu verir.

İkinci terim integrasyon kondansatörünün kaçak akımlarına ilişkin hatayı belirtmektedir.

Üçüncü terim, işlemsel kuvvetlendiricinin açık çevrim kazancının sonlu olmasından kaynaklanan bir terimdir.

Dördüncü terim ise yüksek frekans hatasını göstermekte ve işlemsel kuvvetlendiricinin açık çevrim kazancının frekansa bağımlı olmasının bir sonucu olarak ortaya çıkmaktadır.  $\omega T_I \gg 1$  ve  $\omega_1 = \omega_0.K_{VO}$  alınırsa, dördüncü terim

$$\frac{1}{1 + \frac{s}{\omega_0} \frac{1 + sT_I}{1 + sK_{VO}T_I}} \approx \frac{1}{1 + \frac{s}{\omega_1}}$$

olur.

$$T_C \ll T_I \ll T_1, \quad T_C = R_2.C_2, \quad T_1 = \frac{1}{\omega_1}$$

şartı altında, integral alıcı geniş bir bölge içerisinde ideale yakın davranır. İntegral alıcının frekans cevabı Şekil-2.26'da verilmiştir. Şekilden fark edilebileceği gibi, ideal olmama nedeniyle frekans cevabında bir alçak frekans ve bir de yüksek frekans hatası ortaya çıkmaktadır.


Devrenin ideal durumda zaman domenindeki cevabı

$$v_o(t) = -V_I \frac{t}{T_I}$$

şeklindedir. Alçak frekans hatası bu zaman domeni cevabını

$$v_o(t) = -V_I \frac{T_C}{T_I} \left[ 1 - \exp\left(-\frac{t}{T_C}\right) \right] \approx -V_I \frac{t}{T_I} \left[ 1 - \frac{t}{2 \cdot T_C} \right] \quad (2.73)$$

biçimine dönüştürür.




Şekil-2.26. İdeal olmayan integral alıcının frekans cevabı.

Alçak frekans hatası nedeniyle ortaya çıkacak bağıl hata

$$\frac{\Delta v_o(t)}{v_o(t)} = -\frac{t}{2 \cdot T_C} \quad (2.74)$$

olur. Devrenin çıkış geriliminin zamana bağlı değişimi Şekil-2.27'da verilmiştir.

İntegrasyon kapasitesinin kaliteli bir eleman olması durumunda işlemsel kuvvetlendiricinin  $K_{VO}$  açık çevrim kazancı yeteri kadar büyük değilse,  $T_C$  ve  $K_{VO} \cdot T_I$  aynı mertebede olurlar. Bu durumda, her iki zaman sabiti de alçak frekans cevabını etkilerler. Buna göre, alçak frekans cevabı

Şekil-2.27. Devrenin çıkış geriliminin zamana bağlı değişimi : a)  $t \gg T_1$ , b)  $t \ll T_1$ 

$$v_o(t) = -V_I \frac{T_C \cdot K_{VO}}{K_{VO} \cdot T_I + T_C} \left[ \exp\left(-\frac{t}{K_{VO} \cdot T_I}\right) + \exp\left(-\frac{t}{T_C}\right) \right] \quad (2.75)$$

şeklinde. yeteri kadar küçük  $t$  süreleri için seri açılımı alınıp yüksek dereceden terimler ihmal edilirse

$$v_o(t) = -\frac{V_I}{T_I} t \left[ 1 - \frac{t}{2} \left( \frac{1}{K_{VO} \cdot T_I} + \frac{1}{T_C} \right) \right] \quad (2.76)$$

bulunur. Çıkış geriliminde ortaya çıkacak bağıl hata

$$\frac{\Delta v_o(t)}{v_o(t)} = -\frac{t}{2} \left( \frac{1}{K_{VO} \cdot T_I} + \frac{1}{T_C} \right) \quad (2.77)$$

olur.

Yüksek frekans hatasının ideal basamak cevabına etkisi ele alınırsa, devrenin basamak cevabı ideal durumdaki gibi

$$v_o(t) = -V_I \frac{t}{T_I} \text{ olacağı yerde}$$

$$v_o(t) = -\frac{V_I}{T_I} \left[ t - T_I \left( 1 - \exp\left(-\frac{t}{T_I}\right) \right) \right] \quad (2.78)$$

biçimini alır. Giriş sinüs biçimli ve  $\omega$  frekanslı bir işaret uygulanırsa

$$V_o(\omega) = -\frac{V(\omega)}{j\omega T_I} \frac{1}{1 + j\frac{\omega}{\omega_I}} \quad (2.79)$$

olur. İdeal haldeki cevap ise

$$V_o(\omega) = -\frac{V_I(\omega)}{j\omega T_I} \quad (2.80)$$

şeklindedir. İki cevap arasındaki fark, genlik hatası ve faz hatası ile verilir. Bunlardan genlik hatası

$$h_a(\omega) = -\frac{1}{2} \left( \frac{\omega}{\omega_1} \right)^2 \quad (2.81)$$

faz hatası da

$$\varphi(\omega) = -\arctan \frac{\omega}{\omega_1} \quad (2.82)$$

bağıntısı ile verilmektedir.

Yüksek frekans hatası,  $R_1$  direncine paralel olarak kapasitesi  $C_1$  olan bir kondansatör bağlanarak kompanze edilebilir.  $C_1$  kapasitesinin değeri

$$C_1 = \frac{T_1}{R_1 \cdot (1 + \omega_1 \cdot T_1)} \approx \frac{1}{R_1 \cdot \omega_1} \quad (2.83)$$

bağıntısından hareketle bulunabilir.

Teorik olarak,  $\omega_1$  'in artırılmasıyla yüksek frekans hatasının azaltılabileceği söylenebilir. Ancak, integral yapısı içerisinde kullanıldıklarında, işlemsel kuvvetlendiriciler daima  $K_{VF} = 1$  durumunda kararlı kalacak şekilde kompanze edilirler. Bu nedenle, birim kazanç band genişliği düşük olur. Dolayısıyla, integratör yapılarında yüksek frekans hatasını azaltmak üzere geniş bantlı işlemsel kuvvetlendiricilerin kullanılmasının yarar sağlayacağı açıktır.

İşlemsel kuvvetlendiriciden gelecek diğer bir kısıtlama da, bu elemanın YE yükselme eğimi ve  $I_O$  çıkış akımından kaynaklanmaktadır. İntegral alıcının çıkış geriliminin maksimum değişim hızı

$$\left. \frac{dV_O}{dt} \right|_{maks} \leq \frac{I_{Omaks}}{C_2} \quad (2.84)$$

değerinden büyük olamaz.

Bunların yanısıra, gerçek işlemsel kuvvetlendiricide giriş akımları ve dengesizlik gerilimi sıfır değildir. Bunlar, alçak frekans cevabına benzer bir hata oluştururlar ve devrenin çıkış gerilimi

$$v_O(t) = (-V_I \pm V_{IO} + I_1 R_1) \frac{t}{T_1} \left( 1 - \exp\left(-\frac{t}{T_C}\right) \right) \quad (2.85)$$


olur.  $I_1$  giriş akımının yönü, işlemsel kuvvetlendirici yapısında kullanılan giriş elemanının tipine bağlıdır.  $V_{IO}$  dengesizlik gerilimi pozitif veya negatif olabilir. Bu



hata, giriş sükunet akımı küçük olan işlemsel kuvvetlendiriciler yahut düşük dengesizlik gerilimli işlemsel kuvvetlendiriciler kullanılarak azaltılabilir.

#### 2.4. Türev alıcılar

İşlemsel kuvvetlendirici yardımıyla kurulan temel türev alma devresi Şekil-2.28’de verilmiştir.



Şekil-2.28. İşlemsel kuvvetlendirici ile kurulan türev alma devresi.


İşlemsel kuvvetlendiricinin ideal bir işlemsel kuvvetlendirici olması durumunda

$$Z_1 = \frac{1}{sC_1} , Z_2 = R_2 , \tau_d = R_2 \cdot C_1$$

olmak üzere, devrenin çıkış gerilimi

$$v_O(t) = -\tau_d \frac{dv_I(t)}{dt} \quad (2.86)$$

bağıntısıyla verilir. Pratikte, işlemsel kuvvetlendiricinin ideal olmaması nedeniyle, bu bağıntı tam olarak sağlanamaz. Gerçek bir işlemsel kuvvetlendiricide giriş direnci sonludur; kazanç sonsuz değildir ve yüksek frekanslara doğru gidildikçe düşer. Bunların etkisiyle, yüksek frekanslarda işlemsel kuvvetlendiricinin faz kayması  $180^\circ$  dereceden büyük olur.



Şekil-2.29. Gerçek işlemsel kuvvetlendirici ile kurulan türev alma devresinin çalışma bölgesi.

Gerçek bir işlemsel kuvvetlendirici ile kurulan türev alıcı devresinin çalışma bölgesi Şekil-2.29'da gösterilmiştir. Şekilde görülen ve +20 dB/dek'lık bir eğimle artan karakteristik, ideal devrenin davranışını vermektedir. İşlemsel kuvvetlendiricinin açık çevrim karakteristiği de şekil üzerinde gösterilmiştir. Fark edilebileceği gibi, türev alma devresinin çalışma bölgesi, bu iki karakteristiğin kesişme noktası ile sınırlı olmaktadır. Çalışma bölgesi sınırı işlemsel kuvvetlendiricinin frekans eğrisinin toleranslarına bağlıdır. Bu karakteristik  $C_1$  kondansatörüne seri bir  $R_1$  direnci ve  $R_2$  direncine paralel bir  $C_2$  kondansatörü yardımıyla stabilize edilebilir.  $\omega_1$  işlemsel kuvvetlendiricinin birim kazanç band genişliğine karşı düşen açıl frekans olmak üzere,  $(1/R_1.C_2) < \omega_1$  seçilir. Devre yapısı ve elde edilecek karakteristik Şekil-2.30'da verilmiştir. Devrenin çıkış gerilimi



$$V_o(s) = -s.R_2.C_1 \frac{1}{1+s.R_1.C_1} \frac{1}{1+s.R_2.C_2} V_I \quad (2.87)$$

olur.  $\tau = R_1.C_1 = R_2.C_2$  alınırsa

$$V_o = -s.R_2.C_1 \frac{1}{(1+\tau.s)^2} V_I \quad (2.88)$$

bulunur.  $\omega \ll 1/\tau$  olduğu sürece, yapı ideal türev alma devresi gibi davranır. Başka bir deyişle

$$V_o \approx -s.R_2.C_1.V_I, \quad v_o(t) = -\tau_d \frac{dv_I}{dt} \quad (2.89)$$



Şekil-2.30. Türev alma devresi karakteristiğinin stabilize edilmesi.

olur. Bu bağıntılardan hareketle gerçek devrenin genlik ve faz hataları hesaplanacak olursa, genlik hatası için

$$h_a(\omega) = -(\omega \cdot \tau)^2 \quad (2.90)$$

eşitliği, faz hatası için de


$$\varphi_h(\omega) = -2 \arctan(\omega \cdot \tau) \quad (2.91)$$

bağıntısı elde edilir.

## 2.5. İşlemsel kuvvetlendiricilerle kurulan özel sinüs osilatörü yapıları

İşlemsel kuvvetlendiricilerden yararlanılarak çeşitli osilatör yapıları gerçekleştirilebilir. Bunların arasında Wien osilatörü, çift-T osilatörü, iki fazlı osilatör, analog hesaplayıcı osilatör gibi sinüs osilatörleri, üçgen/karedalga üreteçleri, darbe-boşluk oranı değiştirilebilen darbe üreteçleri, testeredişi (rampa) üreteçleri gibi çeşitli türden dalga şekli üreteçleri sayılabilir. Bu bölümde, işlemsel kuvvetlendiricilerle kurulan ve çeşitli endüstriyel uygulamalarda kullanılmaya elverişli özel sinüs osilatörü yapıları ele alınarak incelenecektir. Diğer dalga şekli üreteçleri ise Bölüm-3'de ele alınacaktır.

### İki fazlı osilatör



Şekil-2.31. İki fazlı osilatör

İki fazlı osilatör iki integral alıcı ve bir faz döndüren kuvvetlendiriciden oluşan özel bir işaret üretici yapısıdır. Devrenin iki çıkışı vardır ve bu iki çıkışın gerilimleri arasında  $90^\circ$  faz farkı bulunmaktadır. Bu nedenle, devre **iki fazlı osilatör** olarak da isimlendirilmektedir. Devre, özellikle, alçak frekanslı sinüs işaretleri üretmeye elverişlidir ve temel uygulama alanı alçak frekanslı ve kararlı işaretlerin ( $10^{-3} \dots 1$  Hz) elde edilmesi olmaktadır. Sinüs salınımı, buna ilişkin diferensiyel denklemin çözümü ile sağlanmaktadır. Dolayısıyla, devre analog hesaplayıcı osilatör ismiyle de anılmaktadır. İki fazlı osilatör devresi Şekil-2.31'de görülmektedir. Devrenin standart işlemsel kuvvetlendirici yapılarıyla kurulduğu düşünülecek olursa, alçak frekanslarda her bir işlemsel kuvvetlendiricinin açık çevrim kazancı  $K_V(s) = K_{V0}$  olur.

Devredeki integral alıcılar için transfer fonksiyonu

$$K_{vf_2}(s) = \frac{K_{V_0}}{1 + sRC(1 + K_{V_0})}$$

faz döndüren kuvvetlendiricisinin transfer fonksiyonu da

$$K_{vf_1}(s) = -\frac{\alpha \cdot K_{V_0}}{1 + \alpha + K_{V_0}} \approx -\alpha$$

şeklindedir. Faz döndüren kuvvetlendiricinin girişinden çıkışa transfer fonksiyonu yazılırsa

$$T(s) = \frac{\alpha b K_{V_0}}{1 + sRC(1 + K_{V_0})} - \frac{\alpha K_{V_0}^2}{[1 + sRC(1 + K_{V_0})]^2} \quad (2.92)$$

elde edilir. Devrenin osilasyon yapabilmesi için gereken faz ve genlik şartları

$$\omega RC(1 + K_{V_0})(2 - \alpha b K_{V_0}) = 0 \quad (2.93)$$

$$1 + \alpha K_{V_0}^2 - \alpha b K_{V_0} - \omega^2 R^2 C^2 (1 + K_{V_0})^2 = 0 \quad (2.94)$$

şeklindedir. Bunu sağlayan b değeri ise

$$b = \frac{2}{\alpha K_{V_0}} \quad (2.95)$$

bağıntısıyla belirlenir. Bu büyüklük (2.94) bağıntısında yerine konursa, osilasyon frekansı için

$$\omega_0 = \frac{1}{RC} \frac{\sqrt{\alpha K_{V_0}^2 - 1}}{(K_{V_0} + 1)} \quad (2.96)$$

bulunur.


$$\alpha = 1 \quad , \quad K_{V_0} \ll 1$$

olması durumunda

$$b = \frac{2}{K_{V0}} , \quad \omega_0 = \frac{1}{RC} \quad ((2.97))$$

eşitlikleri elde edilir. Devredeki Zener diyotları, osilasyon genliğini sınırlamak amacıyla kullanılmıştır.

### Analog hesaplayıcı osilatör



Şekil-2.32. Analog hesaplayıcı sinüs osilatörü

İki fazlı osilatör yapısıyla aynı ilkeye dayanan bir çalışma biçimi gösteren analog hesaplayıcı osilatör, özellikle alçak frekanslı sinüs işaretleri üretmeye yönelik olarak kullanılan bir devre düzenidir. Devrenin çalışması, sinüs salınımına ilişkin diferensiyel denklemin çözülmesine dayanır. Bu nedenle, yapı, analog hesaplayıcı osilatör olarak da isimlendirilmektedir. Çözülmesi gereken diferensiyel denklem

$$V_o'' + 2\gamma V_o' + \omega_o^2 V_o = 0 \quad (2.98)$$

biçiminde bir diferensiyel denklemdir ve bunun çözümü de

$$v_o(t) = V_{OM} \exp(-\gamma t) \cdot \sin\left(\sqrt{\omega_o^2 - \gamma^2} \cdot t\right) \quad (2.99)$$

şeklinde olur. Diferensiyel denklemin çözümü işlemsel kuvvetlendiricilerle kurulan devreler yardımıyla integral alınarak elde edilebilir. Bu yapılırsa

$$V_o + 2\gamma \int V_o dt + \omega_o^2 \iint V_o dt^2 = 0 \quad (2.100)$$

denklemini elde edilir. Bu denklem iki integral alıcı ve bir faz döndüren kuvvetlendirici yardımıyla gerçekleştirilebilir. Devre yapısı Şekil-2.32'de görülmektedir.

Devrenin sönüm katsayısı  $\gamma = -\alpha/20RC$  ve rezonans frekansı da  $f_o = 1/2\pi RC$  şeklindedir. Buna göre çözüm

$$v_o(t) = V_{OM} \cdot \exp\left(\frac{\alpha}{20RC} t\right) \cdot \sin\left(\sqrt{1 - \frac{\alpha^2}{400}} \frac{t}{RC}\right) \quad (2.101)$$

olur.  $\alpha$  büyüklüğü ile zayıflama ayarlanır.  $\alpha$  büyüklüğüne  $-1 < \alpha < 1$  değerleri arasında herhangi bir değer verilebilir. P potansiyometresinin orta konumunda  $\alpha = 0$  olur.  $\alpha=1$  durumunda, başlangıçtan itibaren 20 periyot geçtikten sonra çıkış işaretinin genliği e katına ulaşır.  $\alpha = -1$  için ise, aynı süre sonunda genlik başlangıçtaki değerinin 1/e katı bir değer alır.  $\alpha=0$  zayıflatmasız, başka bir deyişle sönümsüz bir salınım elde edilir. Ancak, salınımı başlatabilmek için  $\alpha > 0$  olması gerekmektedir. Bunu sağlayabilmek üzere, genliğin her an ölçülüp değerlendirildiği bir genlik kontrolü düzeni gerekli olur. Böyle bir genlik kontrolü düzeni, devrenin özelliklerinden yararlanılarak kolayca gerçekleştirilebilir. Devredeki gerilimler ele alınırsa, sönümsüz titreşim durumunda

$$V_o = V_{OM} \cdot \sin \omega t \quad \text{ve} \quad V_I = -\frac{1}{\tau} \int V_o dt = -V_{OM} \cdot \cos \omega t$$


olur. Genliğin belirlenmesi işlevi

$$V_o^2 + V_I^2 = V_{OM}^2 (\sin^2 \omega t + \cos^2 \omega t) = V_{OM}^2$$

bağıntısı yardımıyla kolayca gerçekleştirilebilir. Fark edilebileceği gibi,  $V_o^2 + V_I^2$  terimi salınımın fazına değil, sadece genliğine bağlıdır. Bu durumda söz konusu terim için saf bir doğru gerilim elde edilir ve herhangi bir alçak geçiren süzgece gerek duyulmaz. Elde edilen bu doğru gerilimin bir referans gerilimi ile

karşılaştırılmasıyla da genlik kontrolü işlevi sağlanabilir. Böyle bir devre düzeni Şekil-2.33'de verilmiştir. Bu devrede  $V_3$  gerilimi

$$\frac{V_1^2}{E R_2} + \frac{V_O^2}{E R_2} - \frac{V_{ref}}{R_2} = 0$$



Şekil-2.33. Analog hesaplayıcı osilatörde genlik kontrolü.

olacak şekilde ayarlanmaktadır. Bu durumda

$$V_{OM}^2 = E \cdot V_{Ref}$$

olur.  $R_3 C_1$  çarpımı ile kuvvetlendiricinin zaman sabiti belirlenir.  $M_3$  çarpma devresinin çıkışından  $V_O \cdot V_3 / E$  değerinde bir gerilim elde edilir. Devrede  $M_3$  çarpma devresi potansiyometre yerine kullanılmaktadır. Böylece  $\alpha = V_3 / E$  olur. Genliğin herhangi bir nedenle artması durumunda  $V_O^2 > E \cdot V_{ref}$  elde edilir. Bununla  $V_3$  gerilimi, dolayısıyla da  $\alpha$  büyüklüğü negatif olur ve genlik zayıflatılır. Genliğin herhangi bir nedenle azalması durumunda ise  $V_3$  gerilimi pozitif değerler alır ve önceki durumun tersi ortaya çıkar. Bütün bunlara bakılacak olursa, devrede etkin bir genlik kontrolü oluşacağı kolayca söylenebilir.



**KAYNAKLAR**

- [1] SIMPSON, C.D., Industrial electronics, Prentice Hall, Englewood Cliffs, 1996.
- [2] HUMPHRIES, J., and SHEETS, L. P., Industrial Electronics, Breton Publishers, 1983.
- [3] GREBENE, A.B., Bipolar and MOS analog integrated circuit design, John Wiley and Sons Inc., New York, 1984.
- [4] TIETZE, U. and SCHENK, Ch., Halbleiterschaltungstechnik, Springer Verlag, 1983.
- [5] HERPY, M., Analog integrated circuits, John Wiley and Sons, 1980.
- [6] TIETZE, U. and SCHENK, Ch., Advanced electronic circuits , Springer Verlag, 1978.
- [7] STANLEY, W.D., Operational amplifiers with linear integrated circuits, Merrill Publishing Company, 1989.
- [8] REGTIEN, P.P.L., Instrumentation electronics, Prentice Hall, Englewood Cliffs, 1992.
- [9] ALLEN, P.E. and HOLBERG,D.R., CMOS analog circuit design, Holt-Rinehart and Winston Inc. 1987.
- [10] KUNTMAN, H., Analog tümdevre tasarımı, Sistem yayınları, 1992.
- [11] HELFRICK, A.D. and COOPER, W.D., Modern Electronic Instrumentation and measurement techniques, Prentice Hall, 1990.