4. CMOS GEÇİŞ İLETKENLİĞİ KUVVETLENDİRİCİSİ, OTA

İşlemsel kuvvetlendiricinin gerilim kontrollu gerilim kaynağı özelliği göstermesi, çıkış direncinin çok küçük olması ve kazancın

$$K_V = \frac{V_O}{V_{I1} - V_{I2}} \tag{4.1}$$

bağıntısıyla tanımlanmasına karşılık, geçiş iletkenliği kuvvetlendiricisi gerilim kontrollu akım kaynağı özelliği gösterir. Çıkış empedansı yüksektir ve tanım bağıntısı

$$G = \frac{I_o}{V_{I1} - V_{I2}}$$
(4.2)

şeklindedir.

4.1. CMOS OTA tasarımı

En yaygın kullanım alanı bulan OTA yapıları, basit OTA, simetrik OTA ve Miller OTA olarak isimlendirilen geçiş iletkenliği kuvvetlendiricisi yapılarıdır. Bu bölümde, ilk önce, yukarıda isimleri verilen üç temel OTA yapısı ele alınarak incelenecektir. Daha sonra, zıt fazlı ortak kaynaklı çiftlerle kurulan OTA yapısı (ACSP OTA: Anti-Phase Common Source Pair OTA), çapraz bağlamalı OTA, lineerleştirilmiş OTA gibi özel yapılar ele alınacaktır.

4.1.1. Basit OTA yapısı

OTA devre sembolü Şekil-4.1a'da görülmektedir. En basit OTA yapısı, Şekil-4.1b'de verilen kendiliğinden kutuplamalı aktif yüklü CMOS fark kuvvetlendiricisi yardımıyla kurulabilir. T_1 ve T_2 n kanallı tranzistorları eş tranzistorlardır, bunların (W/L) oranları eştir. Aynı özellikler p kanallı T_3 - T_4 çifti için de geçerlidir. Yapıdaki tüm akım seviyeleri I₀ akım kaynağının akımı ile belirlenir. Bu akım sükunette eş olarak iki kola dağılmaktadır. Yapıda tüm kaynak uçları, tranzistorların tabanına bağlıdır, bu şekilde gövde etkisi elimine edilmiş olur.



Şekil-4.1. a) OTA devre sembolü, b) basit CMOS geçiş iletkenliği kuvvetlendiricisi.

Basit CMOS OTA'nın eğimi hesaplanırsa, alçak frekanslarda

$$G = \sqrt{k_n' \cdot I_A \left(\frac{W}{L}\right)_1} \tag{4.3}$$

bulunur. Fark edilebileceği gibi, OTA'nın eğimi I_0 kutuplama akımı ile değiştirilebilmektedir; bu ise bir OTA'dan beklenen bir özelliktir. Basit OTA'nın çıkış direnci

$$r_o = r_{o2} / / r_{o4} \tag{4.4}$$

bağıntısıyla verilebilir. Buna göre, yapının çıkışın yüksüz durumundaki gerilim kazancı

$$K_V = G.r_o \tag{4.5}$$

olur. Her bir tranzistorun r₀ çıkış direnci, tranzistorun Early gerilimi ve savak akımı cinsinden belirlenir. Düğümlere gelen etkin dirençler, frekans cevabını belirlemede önemli bir rol oynarlar.

4 düğümü ile referans ucu arasına gelen eşdeğer direnç, T_3 tranzistorunun diyot bağlı olması nedeniyle

$$R_{n4} = \frac{1}{\sqrt{k_p' \cdot I_A \left(\frac{W}{L}\right)_4}}$$
(4.6)

olur. Bu bağıntıda (W/L)₄ büyüklüğü, T_3 ve T_4 tranzistorlarının (W/L) oranı, k_P büyüklüğü ise PMOS tranzistorların proses eğim parametresidir.

3 düğümü ile referans arasına gelen direnç

$$R_{n3} = \frac{1}{2 \cdot g_{m1}} \tag{4.7}$$

değerindedir. Bu düğüm, yapının ortak işaret özellikleri açısından etkili olur. Yapının fark işaret davranışına, kazanç-band genişliği çarpımına ve yükselme eğimine herhangi bir etkisi olmamaktadır.

Basit CMOS OTA'nın kazanç-band genişliği

Basit CMOS OTA yapısında sadece iki düğümdeki, yüksek dirençli 4 ve 5 düğümlerindeki kapasiteler baskın kutbu belirleyebilirler. Yapı, genelde, iki kutuplu bir sistem olarak düşünülebilir. Bu düğümlere ilişkin etkin direnç değerleri $R_{n4} \ll$ R_{n5} şeklindedir. Bu nedenle, C_{n5} etkin kapasitesi C_{n4} etkin kapasitesine göre çok daha düşük frekanslı bir kutup oluşturur ve bu kutup baskın kutup olur. $R_{n5} = r_0$ şeklinde yapının çıkış direncine eşit olduğundan, C_L yük kapasitesinin de dikkate alınmasıyla, baskın kutup

$$f_{d} = \frac{1}{2\pi r_{o}(C_{n5} + C_{L})}$$
(4.8)

biçiminde ifade edilebilir. Burada

$$C_{n5} = C_{gd4} + C_{db4} + C_{gd2} + C_{db2}$$

şeklinde verilmektedir. Yapının kazanç-band genişliği çarpımı hesaplanırsa

$$GBW = K_V \cdot f_d = \frac{g_{m1}}{2\pi (C_{n5} + C_L)}$$

$$GBW = \frac{\sqrt{k_n' I_A \left(\frac{W}{L}\right)_I}}{2\pi (C_{n5} + C_L)}$$
(4.9)

bulunur. Bu bağıntının geçerli olabilmesi için f < GBW için frekans eğrisinin düşme eğimi -20dB/dek olmalıdır. Başka bir deyişle, baskın olmayan kutup frekansının minimum değeri GBW'de olmalıdır. Bu, kararlılığın sağlanması açısından gereklidir; böylece, faz payı 45° olur.

Kararlılık

Diğer düğümdeki, 4 düğümündeki eşdeğer elemanlardan ileri gelen baskın olmayan kutup

$$f_{nd} = \frac{1}{2\pi R_{nd} C_{n4}}$$
(4.10)

biçiminde ifade edilir. Bu bağıntıda

$$R_{n4} = \frac{l}{g_{m4}}$$

$$C_{n4} = C_{gd1} + C_{db1} + C_{db3} + C_{gs3} + C_{gd4} \cdot (l + g_{m4} \cdot r_o)$$

olur. 45° faz payını sağlamak üzere $f_{nd} = GBW$ alınırsa

$$\frac{g_{m4}}{C_{n4}} = \frac{g_{m1}}{C_{n5} + C_L}$$

olur. $k_n = a.k_p$ olduğu kabul edilirse

$$\frac{C_L + C_{n5}}{C_{n4}} = \sqrt{\frac{a\left(\frac{W}{L}\right)_1}{\left(\frac{W}{L}\right)_4}}$$

yahut

$$\left(\frac{W}{L}\right)_{4} = a \left(\frac{W}{L}\right)_{I} \left(\frac{C_{n4}}{C_{L} + C_{n}5}\right)^{2}$$
(4.11)

bulunur. Elde edilen bağıntı, kararlılık için gerekli olan minimum C_{Lmin} yük kapasitesi değerini vermektedir.

Dört temel büyüklük, I_O akımı, C_L yük kapasitesi, $(W/L)_1$ ve $(W/L)_4$ oranları performansı belirlemektedir. Verilen bir I_A akımı için GBW optimize edilsin. C_L veya $(W/L)_1$ büyüklükleri serbest değişken olarak alınabilir. Ancak, bu durumda $(W/L)_4$ oranı bağımsız seçilemez; zira, bağıntılardan fark edilebileceği gibi, bunun değeri $(W/L)_1$ ile belirlidir. C_L serbest seçilirse, GBW büyüklüğü $(W/L)_1^{1/2}$ ile orantılı olur. Her $(W/L)_1$ oranı için bir $(W/L)_4$ oranı bulunur.

 $(W/L)_1$ ve $(W/L)_4$ oranlarının serbest olarak seçilmeleri durumunda, C_L yük kapasitesinin alabileceği minimum değer buna göre belirlenebilir. Fark edilebileceği gibi, C_L yük kapasitesi, aynı zamanda, kompanzasyon kapasitesi görevini üstlenmektedir.

Maksimum GBW için optimizasyon

 C_{n4} ve C_{n5} kapasiteleri gerçekte boyutlara bağlı kapasitelerdir. (W/L) oranı artarsa, kapasitenin de değeri artar. Basit bir model kullanılarak, düğüm kapasiteleri boyuta bağlı biçimde ifade edilebilirler:

$$C_n = C_{n0} + k_1 (W/L)_1 + k_4 (W/L)_4$$
(4.12)

 $\mathrm{C}_{\mathrm{n}4}$ ve $\mathrm{C}_{\mathrm{n}5}$ kapasiteleri bu şekilde ifade edilerek bağıntıda yerlerine konurlarsa

$$r_{1} = (W / L)_{1}$$
, $r_{4} = (W / L)_{4}$
 $k_{4} = k_{1}$, $C_{L'} = C_{L} + C_{n0}$

olmak üzere, kazanç-band genişliği çarpımı

$$GBW = \frac{\sqrt{k_n' I_A}}{2\pi} \cdot \frac{\sqrt{r_1}}{C_{L'} + k_1(r_1 + r_4)}$$
(4.13)

şekline getirilebilir.

r1 büyüklüğünün düşük ve yüksek değerli olması sınır durumları incelensin.

a- r_1 büyüklüğü düşük değerli ise r_4 de düşük değerli olur. Böylece kazançband genişliği çarpımı

$$GBW = \frac{\sqrt{k_n' I_A}}{2\pi} \cdot \frac{\sqrt{r_1}}{C_{L'}}$$
(4.14)

biçiminde yazılabilir. Bu durumda $(W/L)_1^{1/2}$ arttıkça, GBW de artar.

b- r1 büyüklüğü yüksek değerli ise, GBW

$$GBW = \frac{\sqrt{k_n' I_A}}{2\pi} \cdot \frac{\sqrt{r_1}}{k_1(r_1 + r_4)}$$
(4.15)

şeklinde ifade edilebilir. $r_4 = b.r_1$ için

$$GBW = \frac{\sqrt{k_n' I_A}}{2\pi} \cdot \frac{l}{(b+1) \cdot k_1 \sqrt{r_1}}$$

olur. Bu durumda $(W/L)_1^{1/2}$ arttıkça, GBW azalır. Bu iki sınırın bir ara değeri bulunacağı ve optimum bir GBW çarpımı elde edileceği açıktır. Bunun için iki durumun eşitlendiği $(W/L)_1 = (W/L)_{1m}$ durumu araştırılırsa

$$\left(\frac{W}{L}\right)_{lm} = \frac{C_{L'}}{(b+1).k_l}$$

elde edilir. Bu noktada maksimum kazanç-band genişliği çarpımı

$$GBW = \frac{1}{2} \frac{\sqrt{k_{n'} I_A}}{2\pi} \cdot \frac{1}{\sqrt{(b+1) \cdot k_1 C_{L'}}}$$

olur. Bu maksimum $(I_A)^{1/2}$ ile doğru, $(C_L)^{1/2}$ ile de ters orantılıdır. Büyük C_L değerleri için giriş tranzistorları daha büyük tutulur. Yapının yükselme eğimi

$$SR = \frac{I_A}{C_{L'} + C_{n5}}$$

olur. İlk bakışta yükselme eğimi simetrik gözükmekle birlikte, diğer düğümün kapasitesi bu simetriyi bozar.

4.1.2. Miller OTA

CMOS tekniği ile gerçekleştirilen ve Miller OTA olarak isimlendirilen geçiş iletkenliği kuvvetlendiricisi yapısı Şekil-4.2'de görülmektedir. Yapı iki kazanç katından oluşur. İlk kat fark kuvvetlendiricisidir ve PMOS tranzistorlarla kurulmuştur, ikinci kat ise CMOS evirici olarak kurulmuştur ve T₃ tranzistoru aktif yük işlevini yerine getirir. Bunun çıkışı, C_c kompanzasyon kapasitesi ile fark kuvvetlendiricisinin çıkışına bağlanmıştır. Miller kompanzasyonu uygulandığından. yapı Miller OTA olarak da isimlendirilmektedir.



Şekil-4.2. Miller geçiş iletkenliği kuvvetlendiricisi (Miller OTA).

Yapı bağımsız I_B akım kaynağı ile kutuplanmıştır. T₇ ve T₈ tranzistorları eş tranzistorlardır; fark kuvvetlendiricisinden de toplam olarak I_B akımı akar. T₅ tranzistoru çok daha büyük boyutlu olduğundan, ikinci katın akımı çok daha yüksek değerlidir.

Devrenin katlarının gerilim kazancı

$$g_L' = g_L + g_{o5} + g_{o6} \tag{4.16}$$

olmak üzere

$$K_{V10} = \frac{g_{m1}}{g_{o^{2-4}}} \tag{4.17}$$

$$K_{V20} = -\frac{g_{m6}}{g_{I}}$$
(4.18)

bağıntılarıyla tanımlanmıştır. Böylece toplam kazanç

$$K_{VO} = K_{V10} \cdot K_{V20} = \frac{g_{m1}}{g_{o2-4}} \cdot \frac{g_{m6}}{g_{L'}}$$
 (4.19)

olur.

Miller OTA'nın geçiş iletkenliği ise

4.7

$$G = \frac{g_{m1}}{g_{o2.4}} g_{m6}$$
(4.20)

bağıntısıyla verilebilir.

 C_C kompanzasyon kapasitesi yokken kutuplar hesaplanırsa, üç kutuplu bir sistem oluşacağı fark edilebilir. (1) düğümü en yüksek empedanslı düğümdür ve çoğunlukla baskın kutup bu düğümden ileri gelir. Bu düğüme ilişkin kutup

$$C_{n1} = C_{gd2} + C_{db2} + C_{gd4} + C_{db4} + C_{gs6} + C_{gd6}$$
(4.21)

olmak üzere

$$f_{p1} = \frac{g_{o2-4}}{2\pi . C_{n1}} \tag{4.22}$$

şeklindedir. 2. kutup (2) düğümünün etkisiyle oluşur ve

$$C_{n2} = C_{gs3} + C_{db3} + C_{gs4} + C_{gd4} + C_{gd1} + C_{db1}$$
(4.23)

olmak üzere

$$f_{p2} = \frac{g_{m3}}{2\pi C_{n2}} \tag{4.24}$$

biçimindedir. Üçüncü kutup çıkış düğümünde oluşur ve

$$C_{n4} = C_{gd5} + C_{db5} + C_{db6} ag{4.25}$$

olmak üzere

$$f_{p4} = \frac{g_L'}{2\pi . (C_L + C_{n4})}$$
(4.26)

bağıntısıyla verilir. (2) düğümü 0 dB seviyesinin altında etkilidir. Ancak, diğer iki kutup birbirine yakın konumdadır. Bu nedenle faz payı negatif ve devre kararsız olur. Kompanzasyon kapasitesi ile faz payı FP = 60° civarına getirilir. Bu yapıldığında f_{pl} çok daha baskın olur ve -20dB/dek'lık düşme eğimi elde edilir. C_C ile oluşturulan baskın kutup

$$BW = f_{3dB} = \frac{g_{o2.4}}{2\pi K_{V20}.C_C}$$
(4.27)

ve kazanç-band genişliği de

$$GBW = \frac{g_{m1}}{2\pi C_C} \tag{4.28}$$

olur. Band genişliği şöyle de yazılabilir :

$$BW = \frac{g_{o2.4}}{2\pi K_{V2O}C_C} = \frac{g_{o2.4}g_L}{2\pi g_{m6}C_C}$$
$$BW = \frac{g_{m1}}{2\pi K_{VO}C_C} = \frac{GBW}{K_{VO}}$$

(4) düğümünden ileri gelen baskın olmayan kutup

$$f_{nd} = \frac{g_{m6}}{2\pi C_L}, \frac{1}{1 + C_{n1}/C_L + C_{n1}/C_C}$$

olur. C_L ve $C_C >> C_{n1}$ olduğundan

$$f_{nd} = \frac{g_{m6}}{2\pi C_L}$$

elde edilir. Yüksek frekanslarda C_C kısadevre özelliği gösterdiğinden, çıkış direnci rezistif ve $1/g_{m6}$ olur. Bu durumda $f_{nd} > GBW$ dir ve faz payı da

$$FP = 90^{\circ} - \arctan(GBW/f_{nd})$$
(4.29)

şeklindedir.

Yükselme eğimi

Birinci dereceden bir yaklaşımla, sadece C_C nin etkisi bulunduğu varsayımından hareketle yükselme eğimi için

$$SR = \frac{I_B}{C_C} \tag{4.30}$$

bağıntısı verilebilir. İkinci dereceden yaklaşımda C_L nin dolup boşalması da dikkate alınmaktadır. C_L yük kapasitesinin boşalması sırasında sorun yoktur; zira, T_6 tranzistoru yeteri kadar büyük akım akıtabilir. C_L kapasitesi T_5 üzerinden I_5 - I_B akımıyla dolar, zira I_B kadar bir akım C_C üzerinden akacaktır. Böylece

$$SR^{+} = \frac{I_{5} - I_{B}}{C_{L}}$$
(4.31)

olur. Bu iki büyüklükten küçük olanı yükselme eğimi olarak alınır.

Bir OTA'dan beklenen temel özelliklerden biri de G_m geçiş iletkenliğinin I_B kontrol akımıyla belirlenmesidir. Bu özelliğin Miller OTA'da sağlanıp sağlanmadığı

araştırılsın. Yapının geçiş iletkenliği daha önce (4.20) bağıntısı ile verilmişti. Bu bağıntıda

$$g_{m_{I}} = \sqrt{k_{p}' \cdot I_{B} \cdot \left(\frac{W}{L}\right)_{I}}$$
$$g_{m_{6}} = \sqrt{2 \cdot k_{n}' \cdot B \cdot I_{B} \cdot \left(\frac{W}{L}\right)_{6}}$$
$$g_{o2-4} = \frac{I_{B}}{2} \cdot \left(\lambda_{N} + \lambda_{p}\right)$$

şeklindedir. Bu büyüklükler eğimi veren (4.20) bağıntısında yerlerine konursa

$$G_m = \frac{2}{\left(\lambda_N + \lambda_p\right)} \cdot \sqrt{2k_n' \cdot k_p' \cdot B \cdot \left(\frac{W}{L}\right)_l} \cdot \left(\frac{W}{L}\right)_6}$$
(4.32)

bağıntısı elde edilir. Buna göre Miller geçiş iletkenliği kuvvetlendiricisinde eğim kutuplama akımından bağımsız çıkmaktadır. Bağıntıdan fark edilebileceği gibi, kuvvetlendiricinin eğimi, fiziksel büyüklüklerle geometri tarafından belirlenmekte ve sabit değerli olmaktadır. Yapının eğiminin, dolayısıyla gerilim kazancının yüksek olmasına karşılık, eğiminin akımla kontrol edilmesi özelliği bulunmamakta, bu da Miller geçiş iletkenliği kuvvetlendiricisinin, kutuplama akımıyla eğimin değiştirilmesine dayanılarak akort edilen aktif OTA-C süzgeçleri gerçekleştirilmesine uygun düşmemesine yol açmaktadır. Miller OTA'dan, çoğunlukla, sonuna bir çıkış katı bağlanarak işlemsel kuvvetlendirici gerçekleştirilmesi amacıyla yararlanılmaktadır. Aktif süzgeç uygulamaları için ise, aşağıda ele alınacak olan simetrik OTA yapısı daha uygun olmaktadır.

4.1.3 Simetrik CMOS OTA yapısı

Simetrik CMOS OTA yapısı Şekil-4.3a 'da verilmiştir. Bu yapı geniş bandlı olması nedeniyle yüksek frekanslı aktif süzgeçlerin ve osilatörlerin gerçekleştirilmesine son derece elverişli olmaktadır. I_A kontrol akımı yardımıyla OTA eğimi değiştirilebilir; böylece süzgecin akort frekansını ayarlamak mümkün olur. Devrenin çıkış direncinin yüksek olması istenirse, yapıda kaskod akım aynaları kullanılır. Bu şekilde gerçekleştirilen CMOS simetrik kaskod OTA yapısı da Şekil-4.3b'de görülmektedir. Bu devrenin çıkış direnci ve çıkış kapasitesi hariç, diğer özellikleri (eğim, akım sınırları,vb.) düz akım aynalı simetrik OTA yapısı ile aynıdır. Küçük işaret eşdeğer devresi kullanılarak OTA'nın çıkış direnci hesaplanırsa, çıkış direncinin, düz akım aynası ile gerçekleştirilen basit OTA'ya göre $1+g_mr_o$ kadar daha büyüdüğü görülür.



Şekil-4.3a. Simetrik CMOS geçiş iletkenliği kuvvetlendiricisi (simetrik CMOS OTA).

Şekil-4.3a'daki yapıda T_1 - T_2 tranzistorları bir fark kuvvetlendiricisi oluştururlar. Bunların çıkış akımları ile diyot bağlı T_3 ve T_4 PMOS tranzistorları sürülmektedir. Diyot bağlı T_3 ve T_4 tranzistorlarının akımları, (W/L) oranları diyotların B katı olan T_5 ve T_6 tranzistorları yardımıyla B çarpanı ile çarpılıp çıkışa yansıtılmaktadır.

Simetrik OTA'nın eğimi, gerilim kazancı

Yapıda, 4, 5 ve 6 düğümlerinin her birinde, diyot bağlı birer MOS tranzistor birer akım kaynağı tarafından sürülmektedir. Diyot bağlı bir MOS tranzistorlar düşük değerli bir $1/g_m$ empedansı, akım kaynağı tranzistorları ise $r_0 >> 1/g_m$ değerinde yüksek bir çıkış empedansı gösterirler. Bunun sonunda, 4, 5 ve 6 düğümlerinde akımla sürme işlemi gerçekleştirilmiş olur.



Şekil-4.3b. Simetrik CMOS kaskod geçiş iletkenliği kuvvetlendiricisi (simetrik CMOS kaskod OTA).

Devrede, sadece, 7 düğümünde küçük işaret direnci yüksektir ve $r_0 = r_{06}//r_{08}$ değerindedir. Simetrik OTA'nın geçiş iletkenliği hesaplanırsa

$$G = B. \sqrt{k_n' \cdot I_A \cdot \left(\frac{W}{L}\right)_l}$$
(4.33)

bulunur. Bu eğim basit OTA yapısının eğiminin B katı kadardır. B akım çarpma faktörünün tipik değeri $B = 3 \dots 5$ arasında bulunur.

Simetrik OTA'nın gerilim kazancı

$$R_{O} = \frac{2}{(\lambda_{N} + \lambda_{P}).B.I_{A}}$$

$$K_{V} = G.R_{O}$$
(4.34)

olmak üzere

bağıntısıyla verilebilir. Bu büyüklük B çarpanından bağımsızdır. B arttıkça devrenin G_m geçiş iletkenliği de artar, ancak R_0 çıkış direnci de aynı oranda azalır. Bu nedenle, gerilim kazancı sabit kalır. Yapıda, ilk katın kazancı da önemli bir etkendir. Bu kazanç, devrenin gürültü özelliklerini belirler. Düşük gürültülü devre uygulamaları için kat kazancı 3 civarında tutulur. İlk katın kazancı

$$K_{V} = \frac{g_{m_{I}}}{g_{m_{4}}} = \sqrt{\frac{k_{n'}}{k_{p'}} \cdot \frac{(W/L)_{I}}{(W/L)_{3}}}$$
(4.35)

biçiminde ifade edilmektedir.

Kararlılık

Kuvvetlendiricinin transfer fonksiyonunda baskın olmayan kutuplar 4, 5 ve 6 düğümlerinden ileri gelir. 4 ve 5 düğümleri aynı işareti iki kola da aktardıklarından tek bir baskın olmayan kutup oluştururlar. Bu düğümler üzerinden aktarılan işaret, iki koldan 7 numaralı çıkış düğümüne gelir. 6 düğümünde ise diğer bir baskın olmayan kutup oluşur. Ancak, bu düğüm işaret yolunun sadece bir kolu üzerindedir; başka bir deyişle yarısı üzerine etkilidir. Çıkış akımının T₂, T₄ ve T₆ üzerinden geçen bileşeni bundan etkilenmez. Bu kutup, T₃, T₅, T₇ ve T₈ yolu üzerinden gelen bileşene etki eder. Yapılan incelemeler, bu etkinin devrenin transfer fonksiyonu üzerine zaman sabitinin belirlediği frekansta bir kutup ve iki katı frekanslı bir sıfır getireceğini göstermiştir. Böylece, baskın kutup

$$f_{d} = \frac{1}{2\pi R_{0}(C_{L} + C_{n7})}$$
(4.36)

baskın olmayan kutuplar ve sıfır

$$f_{nd_5} = \frac{g_{m_4}}{2\pi C_{n_5}}$$
(4.37a)

$$f_{nd_6} = \frac{g_{m_7}}{2\pi C_{n_6}}$$
(4.37b)

$$f_{z6} = 2.f_{nd6}$$
 (4.37c)

$$\phi_5 = \operatorname{arctg}\left(B.K_{V_I}.\frac{C_{n_5}}{C_L + C_{n_7}}\right)$$
(4.38a)

$$\phi_{6} = \arctan\left(\sqrt{\frac{B.(W/L)_{1}}{(W/L)_{7}}} \cdot \frac{C_{n6}}{C_{L} + C_{n7}}\right) - \arctan\left(\frac{1}{2} \cdot \sqrt{\frac{B.(W/L)_{1}}{(W/L)_{7}}} \cdot \frac{C_{n6}}{C_{L} + C_{n7}}\right) (4.38c)$$

olmak üzere

$$\phi_m = 90^o - \phi_5 - \phi_6 \tag{4.40}$$

biçiminde yazılabilir. Bu bağıntı uyarınca, faz payını arttırmak üzere -B azaltılmalı,

-K_{V1} azaltılmalı,

- C_{n5} ve C_{n6} azaltılmalı,

-C_L yük kapasitesi arttırılmalı,

-(W/L)₇ oranı arttırılmalıdır.

Devrenin yükselme eğimi

$$SR = B. \frac{I_A}{C_L + C_{n7}}$$

şeklinde verilebilir.

Yükselme eğiminin arttırılabilmesi için B çarpanının arttırılması gerekir. Ancak, faz payının arttırılması için ise B nin azaltılması gerekeceği açıktır. Bu nedenle, B çarpanı için iyi bir yaklaşım B = 3 almaktır.

Gürültüyü azaltmak için K_{V1} ilk kat kazancının arttırılması gerekir. Faz payı için ise bu kazancın azaltılması gerekir. İlk kat kazancı için de iyi bir yaklaşım K_{V1} = 3 alınmasıdır.

Düğüm kapasitelerinin de olabildiğince küçültülmesi gerekir. Kararlılığın sağlanabilmesi için (W/L)₇ oranının yahut C_L nin uygun seçilmesi gerekli olur. Her ikisinin değerinin birlikte değiştirilmesi pek uygun değildir. Genelde $f_5 > f_6$ olur. Bunlara B ve K_{V1} etkilidir ve bu iki büyüklüğün çarpımı 9 civarında olur. Bu nedenle, C_L yük kapasitesinin değiştirilmesi (W/L)₇ oranının değiştirilmesine göre daha etkili olur.

Simetrik bir OTA'yı karakterize eden temel eğriler Şekil-4.4, Şekil-4.5, Şekil-4.6 ve Şekil-4.7'de verilmiştir. Şekil-4.4, Şekil-4.3b'de verilen CMOS simetrik kaskod OTA yapısında, çeşitli kutuplama akımı değerleri için çıkış akımının tipik değişim biçimini göstermektedir. Şekil-4.5'de ise OTA'nın eğiminin çeşitli kutuplama akımı değerleri için frekansla nasıl bir değişim göstereceği verilmiştir. Bu karakteristikler çıkartılırken çıkış ucu referans düğümüne kısadevre edilmekte yahut düşük değerli bir dirençle kapatılmaktadır. Şekil-4.6'da sabit kutuplama akımında çıkış geriliminin değişim sınırları gösterilmiştir. Şekil-4.7'de ise sabit kutuplama akımında simetrik OTA'nın gerilim kazancının frekansla değişimi görülmektedir.



Şekil-4.4. CMOS simetrik kaskod OTA'da çıkış akımının giriş gerilimiyle değişimi, I_A kutuplama akımı parametre olarak alınmıştır.



Şekil-4.5. Simetrik CMOS kaskod OTA'da eğimin frekansla değişimi, I_A kutuplama akımı parametre olarak alınmıştır.

4.15



Şekil-4.6. CMOS simetrik kaskod OTA'da çıkış açık devre geriliminin giriş gerilimiyle değişimi, I_A kutuplama akımı parametre olarak alınmıştır.



Şekil-4.7. CMOS simetrik kaskod OTA'da açıkdevre gerilim kazancının frekansla değişimi, I_A kutuplama akımı parametre olarak alınmıştır.

Bu iki karakteristik çıkartılırken, çıkış ucu açık devre edilmekte yahut büyük değerli bir direnç ile kapatılmaktadır. Şekil-4.4, Şekil-4.5, Şekil-4.6 ve Şekil-4.7'de verilen karakteristikler SPICE simülasyon programı yardımıyla elde edilmişlerdir.

4.2. Zıt fazlı ortak kaynaklı çiftlerle kurulan OTA yapısı (ACSP OTA: Anti-Phase Common Source Pair OTA)

Zıt fazlı ortak kaynaklı çiftlerle kurulan OTA yapısının tasarlanmasının en büyük nedeni daha geniş bir lineer çalışma bölgesi elde etmek, daha önemlisi lineer çalışma bölgesinin mümkün olduğu kadar lineer bir değişime sahip olmasını sağlamaktır. Daha önce ele alınan simetrik OTA yapısında çıkış akımının değişim sınırlarının \pm B.I_A olacağı gösterilmişti. Ancak, simetrik OTA yapısında giriş geriliminin OTA'nın lineer çalışma bölgesine karşı düşen değişim aralığı, birçok uygulama açısından yetersiz kalmakta ve lineer değişim bölgesinin genişletilmesi zorunlu olmaktadır. Bu soruna çözüm getirmek için geliştirilen düzenlerden biri de zıt fazlı ortak kaynaklı çiftlerle kurulan OTA (ACSP OTA) yapısıdır.



Şekil-4.8 ACSP OTA temel devresi.

ACSP OTA nın tasarımı Şekil-4.8'deki devreye dayanmaktadır. Bu devreden hareket edilirse, devredeki T_1 ve T_2 tranzistorlarının doymada çalıştıkları ve eş tranzistorlar olmaları şartı altında K= $\beta/2$ olmak üzere

$$I_{D1} = K (V_1 - V_S - V_T)^2 \qquad I_{D2} = K (V_2 - V_S - V_T)^2$$
(4.41)

yazılabilir. $\Delta I_D \!\!=\!\! I_{D1} \!\!\!\cdot \!\!\! I_{D2}$ ve $\Delta V_i \!\!=\!\! V_{i1} \!\!\!\cdot \!\!\! V_{i2}$ olarak tanımlanırsa, fark çıkış akımı için

$$\Delta I_D = I_{D1} - I_{D2} = 2.K.\Delta V_i \cdot \left(\frac{V_1 + V_2}{2} - V_S - V_T\right)$$
(4.42)

elde edilir. (4.41) ve (4.42) denklemlerinin dikkatli bir şekilde incelenmesiyle, lineer ve geçiş bölgesi içerisinde eğimi çalışma noktasından etkilenmeyen bir geçiş karakteristiği elde etmek üzere, V_s gerilim kaynağının sağlaması gereken koşul çıkarılabilir. Bu koşul

$$V_{S} = \frac{V_{1} + V_{2}}{2} + V_{k} \qquad (V_{k} \le 0)$$
(4.43)

biçimindedir. Bu durumda OTA nın akım-gerilim ilişkisi

$$\Delta I_D = -2.K.\Delta V_i.(V_k + V_T) \tag{4.44}$$

ve yapının eğimi de

$$g_m = \frac{\partial \Delta I_D}{\partial \Delta V_i} \Big|_{\Delta V_i = 0}$$
(4.45)

$$g_m = -2.K.(V_k + V_T)$$
(4.46)

olur. ACSP OTA yapısının çıkış katı dışındaki temel hücresi Şekil-4.9'da görülmektedir. Şekil 4.9'daki T_{D1} ve T_{D2} tranzistorları Şekil-4.8'deki T_1 ve T_2



Şekil-4.9 ACSP OTA Yapısı

tranzistorlarına karşı düşmektedir. Devredeki diğer tranzistorlar ise Şekil-4.8'deki V_S gerilim kaynağına, (4.43) koşulunu sağlayacak biçimde karşı düşmektedir. Şekil-4.9'daki ayırıcı katın tranzistor düzeyindeki eşdeğeri yine şekil üzerinde gösterilmiştir. Şekil-4.9'daki T_{D1},T_{D2} trazistorları ve tampon devre bir yana bırakılıp, devrenin geri kalan kısmı ele alınsın. Bu devre Şekil-4.10'da görülmektedir. Şekildeki her bir tranzistorun doymada çalışması durumunda I₁,I₂,I₃ ve I₄ akımları için



Şekil 4.10. Lineerleştirme devresi

$$I_{1} = \frac{\beta}{2} (V_{GS1} - V_{T})^{2} = \frac{\beta}{2} (V_{1} - V_{S1} - V_{T})^{2} \quad (a)$$

$$I_{2} = \frac{\beta}{2} (V_{GS2} - V_{Tn})^{2} = \frac{\beta}{2} (V_{2} - V_{S2} - V_{T})^{2} \quad (b)$$

$$I_{3} = \frac{\beta}{2} (V_{GS3} - V_{Tn})^{2} = \frac{\beta}{2} (V - V_{S1} - V_{T})^{2} \quad (c)$$

$$I_{4} = \frac{\beta}{2} (V_{GS4} - V_{Tn})^{2} = \frac{\beta}{2} (V - V_{S2} - V_{T})^{2} \quad (d)$$

(4.47)

yazılabilir. Şekil-4.10' dan hareket edilirse, 1,2 ve 3 numaralı düğümler için

$$I_1 + I_3 = I_{SS}$$
 (a)
 $I_2 + I_4 = I_{SS}$ (b)
 $I_3 + I_4 = I_{SS}$ (c)

(4.48)

elde edilir. (4.48.a) denkleminde (4.47a) ve (4.47c) denklemlerinin yerine konması ve karesel terimlerin açılımı sonucu V_{S1} gerilimi için

$$2V_{S1}^{2} - 2V_{S1}(V_1 - V_T + V - V_T) + (V_1 - V_T)^{2} + (V - V_T)^{2} - \frac{2I_{SS}}{\beta} = 0$$

ikinci dereceden denklemi elde edilir. Bu denklemin kökleri hesaplanırsa V_{S1} gerilimi için

$$V_{SI_{1,2}} = \frac{V_1 + V - 2V_T}{2} \pm \frac{1}{2}\sqrt{\frac{4I_{SS}}{\beta} - (V_1 - V)^2}$$
(4.49)

bulunur. Benzer şekilde hareket edilerek, V_{S2} gerilimi için (4.48b) denkleminde (4.47b) ve (4.47d) denklemleri yerine konur ve elde edilen ikinci dereceden denklemin kökleri bulunursa, V_{S2} gerilimi için

$$V_{SI_{1,2}} = \frac{V_2 + V - 2V_T}{2} \pm \frac{1}{2} \sqrt{\frac{4I_{SS}}{\beta} - (V_2 - V)^2}$$
(4.50)

yazılabilir. V₁=V₂=0 için devre tamamen simetrik bir yapıda olduğu görülür. Buna göre V₁=V₂=0 olduğu durum için T₃ ve T₄ tranzistorlarından I_{SS}/2 akımı akmalıdır. Aynı şekilde T₁ ve T₂ tranzistorlarından da I_{SS}/2 akımları akmalıdır. Buna göre

$$V_{S1} = V_{S2} = \frac{V - 2V_T}{2} \pm \frac{1}{2} \sqrt{\frac{4I_{SS}}{\beta} - V^2}$$
(4.51)

olur.

T₁, T₂, T₃ ve T₄ tranzistorlarının boyutları aynı olduğu durum için her bir tranzistorun V_{GS} gerilimi savaklarından akan akım I_{SS}/2 ye bağlı olarak eşit olacaktır. Bu V_{GS} gerilimleri tranzistorların iletimde olması koşulundan $|V_{TN}|$ eşik geriliminden mutlak değerce büyük olmalıdır. Şekil-4.10'daki devreye tekrar bakılacak olursa V₁=V₂=0 için T₁ ve T₃ tranzistorlarının V_{GS} gerilimleri aynı olması gerektiğinden ve her iki tranzistorlarının geçit gerilimlerinin birbirine eşit olması gerektiği söylenebilir. Bu koşul 3 numaralı düğüm gerilimi olan V nin sıfır volt olması anlamına gelir. Buna göre (4.51) numaralı denklemde V=0 konulursa (4.52) elde edilir. Daha önce de söylendiği gibi, her bir tranzistorun iletimde olması için V_{GS} gerilimleri

$$V_{S1} = V_{S2} = -V_T \pm \frac{1}{2} \sqrt{\frac{4I_{SS}}{\beta}}$$
(4.52)

 $|V_T|$ den mutlak değerce büyük olmalıdır. (4.52) bu koşul altında düşünülecek olursa, ortada karekökün önündeki işaretin eksi olması gerektiği kolayca fark edilebilir. Buna göre gerçek V_{S1} ve V_{S2} gerilimleri

$$V_{S1} = \frac{V_1 + V - 2V_T}{2} - \frac{1}{2}\sqrt{\frac{4I_{SS}}{\beta} - (V_1 - V)^2}$$

$$V_{S2} = \frac{V_2 + V - 2V_T}{2} - \frac{1}{2}\sqrt{\frac{4I_{SS}}{\beta} - (V_2 - V)^2}$$
(4.53)

olur. (4.48c), (4.47c) ve (4.47d) denklemlerinin kullanılması ve (4.53) deki $\rm V_{S1}$ ve $\rm V_{S2}$ gerilimlerinin yerlerine konulması ile

$$(V - V_1) \cdot \sqrt{\frac{4I_{SS}}{\beta} - (V_1 - V)^2} + (V - V_2) \cdot \sqrt{\frac{4I_{SS}}{\beta} - (V_2 - V)^2} = 0$$

denklemi elde edilir. Bu denklem

$$(V - V_1)^2 \cdot \left\{ \frac{4I_{ss}}{\beta} - (V_1 - V)^2 \right\} = (V - V_2)^2 \cdot \left\{ \frac{4I_{ss}}{\beta} - (V_2 - V)^2 \right\}$$
(4.54)

biçiminde yazılabilir. a= $4I_{SS}/\beta$ olarak tanımlanırsa, bu bağıntı

$$a.[(V - V_1)^2 - (V - V_2)^2] = (V - V_1)^4 - (V - V_2)^4$$
(4.55)

şeklinde yazılabilir. Eşitliğin sağ ve sol tarafındaki karelerin farkları şeklindeki terimler (m-n)(m+n) şeklinde yeniden düzenlenir ve gerekli sadeleştirme işlemleri yapılırsa, (4.55) bağıntısı

$$V^{2} - V(V_{1} + V_{2}) + \frac{1}{2}(V_{1}^{2} + V_{2}^{2} - a) = 0$$
(4.56)

biçimine dönüştürülebilir. (4.56) daki ikinci dereceden denlemin çözümünden elde edilecek iki kök

$$V_{1,2} = \frac{V_1 + V_2}{2} \pm \sqrt{\frac{2I_{SS}}{\beta} - \frac{(V_1 - V_2)^2}{4}}$$
(4.57)

şeklinde olur. Daha önce söylendiği üzere V₁=V₂=0 için V=0 olmalıdır. Ancak bu koşul (4.57) deki iki kök için de sağlanmamaktadır. Bu durumda (4.57) deki kökler uygun sonuçlar değildir. Bu nedenle (4.55) deki ana polinom yeniden düzenlenirse

$$4V^{3}(V_{1} - V_{2}) + 6V^{2}(V_{2}^{2} - V_{1}^{2}) + V[4V_{1}^{3} - 4V_{2}^{3} + 2a(V_{2} - V_{1})] -V_{1}^{4} + V_{2}^{4} + aV_{1}^{2} - aV_{2}^{2} = 0$$
(4.58)

olur. Bilindiği üzere (4.58) deki üçüncü dereceden polinomun iki kökü (4.57) deki gibidir. (4.58) in (4.56) polinomuna bölünmesi durumunda geriye kalan birinci dereceden denklem bize olması gereken kökü verecek denklemdir. (4.58)'in (4.56)'ya bölünmesinden ortaya çıkacak sonuç

$$4V(V_1 - V_2) + 2(V_2^2 - V_1^2) = 0 (4.59)$$

şeklindedir. (4.59) un çözümünde V gerilimi için

$$V = \frac{V_1 + V_2}{2} \tag{4.60}$$

ilişkisi elde edilir. Görüldüğü üzere Şekil-4.8'deki V_s gerilim kaynağının sağlaması gereken koşulu, bir V_k gerilimi farkıyla Şekil-4.10'daki devre sağlamaktadır. Bu V_k gerilimi de Şekil-4.9'daki tampon devre yardımıyla elde edilir. Devrenin yapısı Şekil-4.11'de yeniden çizilmiştir. Bu devrenin giriş çıkış bağıntısı

$$I_1 = K_2 (V_{CC} - V_c - V_{Tp})^2$$
(a)

$$I_1 = K_1 (V_1 - V_S - V_{T_n})^2$$
 (b)

$$I_2 = K_3 (V_{CC} - V_X - V_{Tp})^2$$
(c)

$$I_1 + I_2 = I_{SS} \tag{d}$$

(4.61)

denklemleri yardımıyla çıkartılabilir.



4.23

Şekil -4.11. Tampon Devre

(4.61a) ve (4.61.b) denklemlerinin ortak çözümünden V_S gerilimi için

$$V_{S} = V_{1} - V_{Tn} - \sqrt{\frac{K_{2}}{K_{1}}} (V_{CC} - V_{C} - |V_{Tp}|)$$
(4.62)

bulunur. Görüldüğü üzere K₁, K₂, V_{Tn}, V_{CC}, V_c ve V_{Tp} sabit değerleri için V_S gerilimi, giriş gerilimi olan V₁ ile negatif bir V_k geriliminin toplamı şeklindedir. Buna göre ACSP OTA için çıkarılmış olan ve (4.46) da gösterilmiş olan eğim ifadesi yeniden

$$g_m = -2K(V_k + V_T) \tag{4.63}$$

biçiminde yazılacak olursa, bu denklemde V_k yerine

$$V_{K} = -V_{Tn} - \sqrt{\frac{K_{2}}{K_{1}}} \left(V_{CC} - V_{C} - \left| V_{Tp} \right| \right)$$
(4.64)

konarak ACSP OTA'nın eğimi için

$$g_m = \beta \sqrt{\frac{\beta_2}{\beta_1}} \left(V_{CC} - V_C - \left| V_{Tp} \right| \right)$$
(4.65)

ifadesi elde edilir.

ACSP OTA için çıkış katının oluşturulabilmesi, diğer bir deyişle devrenin her iki kolundan akan akımların farkının alınması için, simetrik OTA yapısında olduğu gibi, akım aynalarının kullanılması gerekir. Devre aslında Şekil-4.9'daki devreye akım aynaları eklenmesi ile oluşmaktadır. Bu devrenin çıkış direnci hesaplanması halinde, elde edilecek sonucun simetrik OTA için yapılmış olan analizin verdiği sonuçla aynı olacağı açıktır.

4.3. Çapraz bağlamalı OTA [11]

Çapraz bağlamalı OTA nın çalışmasının temel prensipleri Şekil-4.12' ye bakılarak anlaşılabilir. Şekil-4.12'de görüldüğü üzere T_{D1} ve T_{D2} tranzistorlarının kaynak uçlarından birer bağımsız gerilim kaynağı çapraz olarak bağlanmıştır. Her iki tranzistorun da doymada çalıştığı kabul edilerek



Şekil-4.12. Çapraz Bağlamalı OTA Temel Devresi

$$I_{D1} = \frac{\beta}{2} (V_{GS1} - V_{Th})^2$$

$$I_{D2} = \frac{\beta}{2} (V_{GS2} - V_{Th})^2$$
(4.66)

eşitlikleri yazılabilir. Fark akımı olan ΔI_D , $\Delta I_D=I_{D1}-I_{D2}$ olarak tanımlanacak olursa, bu akımın

$$\Delta I_D = I_{D1} - I_{D2} = \beta (V_{GS1} + V_{GS2} - 2V_{Th}) \left(\frac{V_{GS1} - V_{GS2}}{2}\right)$$
(4.67)

biçiminde ifade edilebileceği açıktır. (4.67) denklemindeki V_{GS1} - V_{GS2} terimi giriş fark terimi olarak düşünülecek olursa, (V_{GS1} + V_{GS2} - $2V_{th}$) teriminin sabit bir gerilim değerine, örneğin V_b gibi bir değere eşit olması durumunda 3.3.2 denklemi lineer bir OTA karakteristiği özelliğinde olur. Bu söylenenleri gerçekleştiren devre yapısı Şekil-4.12'de gösterilmiştir. Bu durumda ΔI_D çıkış akım farkı

$$\Delta I_D = 2\beta V_b V_{in} \tag{4.68}$$

olur. (4.68) den kolayca görülebileceği gibi, OTA nın eğimi $2\beta V_b$ şeklinde V_b gerilimiyle doğru orantılıdır.

Devre yapısı Şekil-4.13'de görülmektedir. İki koldan akan akımların farkının alınması ve devrenin çıkış katının oluşturulabilmesi üzere, simetrik OTA ve ACSP OTA yapılarındakine benzer biçimde, akım aynalarının kullanılması gerekir.

4.4 Krummenacher'in lineer CMOS OTA yapısı [8]

CMOS analog tümdevre tasarımında fark kuvvetlendiricilerin ve geçiş iletkenliği kuvvetlendiricilerinin lineer çalışma bölgesinin genişliğini arttırmak üzere yararlanılabilecek bir diğer yöntem de, Şekil-4.14'de gösterilen fark kuvvetlendirici yapısından yararlanmaktır.

Şekil-4.14'deki I₁ ve I₂ akımlarının farkının akım aynaları yardımıyla alınması durumunda, bu fark kuvvetlendirici yapısı OTA olarak kullanılabilir. Devredeki R direnci, kaynak bağlamalı kuvvetlendirici yapısında belirlenmiş olan lineer çalışma bölgesinin genişliğini arttırmak üzere kullanılmıştır. Şekil 4.14'deki devrede T₁ ve T₂ tranzistorlarının bipolar npn tranzistor olarak da gerçekleştirilmesi mümkündür. Bipolar tranzistorlardan oluşan bir emetör bağlamalı kuvvetlendiricinin lineer çalışma bölgesinin genişliği V_T= k.T/q ısıl gerilimi mertebesindedir. Bu mertebedeki oldukça dar lineer çalışma bölgesinin



ISS VSS VSS VSS VSS VSS VSS

genişliğini arttırmak üzere, bipolar tranzistorlu fark kuvvetlendiricilerinde Şekil-4.14'deki gibi bir lineerleştirme direnci kullanılır. CMOS kaynak bağlamalı kuvvetlendirici yapısı için lineer çalışma bölgesi

4.26

$$V_{i\bar{u}st} = \sqrt{\frac{2I_{ss}}{\beta}}$$
 , $V_{ialt} = -\sqrt{\frac{2I_{ss}}{\beta}}$

(4.69)

alt ve üst sınırları arasında yer alır. Bu sınırlar, I_{SS} kutuplama akımına ve tranzistorların β eğim parametresine bağlıdır; bölgenin genişliği bu parametrelere verilecek değerlere bağlı olarak ayarlanabilir. Ancak lineer çalışma bölgesinin genişliğini arttırmak için I_{SS} akımının değerinin arttırılması halinde, sürücü tranzistorların V_{GS} gerilimlerinin büyümesi nedeniyle, I_{SS} akımını sağlayan tranzistorun doymasız bölgesinin genişliğini arttırmak için β eğim parametresinin değerinin arttırılması bölgesinin genişliğini artarası bölgesinin genişliğini artırmak için β gerilimlerinin büyümesi nedeniyle, I_{SS} akımını sağlayan tranzistorun doymasız bölgeye girmesi sorununu ortaya çıkarabilir. Aynı şekilde lineer çalışma bölgesinin genişliğini artırmak için β eğim parametresinin değerinin küçültülmesi durumunda, OTA nın eğimi azalacaktır. Bütün bunlardan anlaşılacağı gibi, OTA nın eğimi ve lineer çalışma bölgesinin genişliği arasında bir optimizasyon problemi bulunmaktadır.

Şekil-4.14'deki devrede R direncinin kullanılması ile oluşan devrenin analizi yapılacak olursa, basit kaynak bağlamalı kuvvetlendirici yapısında olduğu gibi, genel bir ΔI_D - ΔV_i geçiş fonksiyonu elde edilemeyeceği kolayca fark edilebilir. Bu tür bir inceleme, daha çok sayısal analiz ya da grafiksel gösterilimler için yapılabilir.

Şekil-4.14'de verilen devredeki R direnci, CMOS analog tümdevre teknolojisinde MOS tranzistorlarla gerçekleştirilir ve devre yapısı Şekil-4.15'deki biçimi alır. Devredeki T_3 ve T_3' tranzistorlarının her ikisi de NMOS tranzistordur.

Şekil-4.15'deki devrenin analizi yapılırken, $V_1=V_2=0$ için T_1 ve T_2 tranzistorlarının iletimde oldukları kabulü şartı altında

 $(V_1 > V_{S1}), (V_1 - V_{S1} > V_{Tn}), (V_2 > V_{S2}), (V_2 - V_{S2} > V_{Tn})$ eşitsizliklerinin her biri ayrı ayrı sağlanmalıdır. Aynı şekilde V₁>V₂ olması durumunda, V_{S1}>V_{S2} olduğu gösterilebilir. T₃ ve T₃' tranzistorlarının V₁>V₂

4.27



Şekil-4.15. Direnç eşdeğeri ile lineer OTA Yapısı

koşulu altında hangi ucunun kaynak, hangi ucunun savak ucu olduğu ise $V_{S1} > V_{S2}$ olmasından kolayca anlaşılabilir. Buna göre $V_1 > V_2$ için T_3 tranzistorunun savak ucu V_{S1} de, kaynak ucu V_{S2} geriliminde olmalıdır. $V_1 > V_2$ ve $V_2 > V_1$ için T_3 ve T_3' tranzistorlarının kaynak ve savak uçları ve bu durumdaki gerilimleri

$$V_{1} > V_{2} \qquad V_{2} > V_{1}$$

$$V_{GS3} = V_{1} - V_{S2} \qquad V_{GS3} = V_{1} - V_{S1}$$

$$V_{GS3'} = V_{2} - V_{S2} \qquad (a) \qquad V_{GS3'} = V_{2} - V_{S1} \qquad (b) \qquad (4.70)$$

$$V_{DS3(3')} = V_{S1} - V_{S2} \qquad V_{DS3(3')} = V_{S2} - V_{S1}$$

bağıntılarıyla verilebilir.

 T_3 ve T_3' tranzistorlarının doymada çalıştıkları bölgelerinin sınırları ise $V_1\!\!>\!\!V_2$ iken T_3 tranzistoru için

$$V_{S1} - V_{S2} \ge V_1 - V_{S2} - V_{Tn} \tag{4.71}$$

olacaktır. M3' tranzistoru için aynı koşul

$$V_{S1} - V_{S2} \ge V_2 - V_{S2} - V_{Tn} \tag{4.72}$$

şeklinde de gösterilebilir. İlgili bağıntıların düzenlenmesi halinde

$$V_1 - V_{S1} \le + V_{Tn}$$
 , $V_2 - V_{S1} \le + V_{Tn}$ (4.73)

elde edilir. (4.73) eşitsizliklerine göre, T_3 ve T_3' tranzistorlarının doymada çalışması varsayımı altında, T_1 tranzistoru kesimdedir. Bu, başta yapılmış olan

4.28

kabule ters düşmektedir. Bu durumda T_3 ve T_3' tranzistorlarının doymasız bölgede çalıştıkları kabul edilebilir. Böylece

$$V_1 - V_{S1} > V_{Tn} \tag{4.74}$$

yazılabilir. Doymasız bölgede çalışan bir NMOS tranzistorun akım-gerilim bağıntısı

$$I_{D} = \mu_{n} C_{ox} \frac{W}{L} \left[(V_{GS} - V_{T}) V_{DS} - \frac{V_{DS}^{2}}{2} \right]$$
(4.75)

şeklindedir. K= μ_n .C_{ox}.(W/L) olarak tanımlanır ve Şekil-4.15'deki I_{D3} ve I_{D3}' akımları (4.75) bağıntısı dikkate alınarak yazılacak olursa

$$I_{D3} = K \left[(V_1 - V_{S2} - V_T)(V_{S1} - V_{S2}) - \frac{(V_{S1} - V_{S2})^2}{2} \right]$$

$$I_{D3'} = K \left[(V_2 - V_{S2} - V_T)(V_{S1} - V_{S2}) - \frac{(V_{S1} - V_{S2})^2}{2} \right]$$
(4.76)

elde edilir. Şekil-4.15'deki devreden I= $I_{D3}+I_{D3}$ 'olarak tanımlanırsa, bu durumda I akımını veren bağıntı

$$I = K \Big[(V_1 + V_2 - 2V_{s2} - 2V_T) (V_{s1} - V_{s2}) - (V_{s1} - V_{s2})^2 \Big]$$
(4.77)

biçiminde yazılabilir. Şekil 3.4.2 den hareket edilirse

$$I_1 - I - I_{SS} = 0$$

$$I_2 + I - I_{SS} = 0$$
(4.78)

uyarınca $\Delta I_D = I_1 - I_2 = 2I$ olduğu kolayca görülebilir. T₁ ve T₂ tranzistorlarının iletimde ve doymada çalışmaları durumunda, bunların sağlayacakları akımgerilim ilişkisi

$$I_1 = K_1 (V_1 - V_{S1} - V_T)^2$$
, $I_2 = K_1 (V_2 - V_{S2} - V_T)^2$ (4.79)
olur.

Buna göre $\Delta I_D{=}I_1{-}I_2$ olarak tanımlanırsa, ΔI_D için , (4.79) denklemleri yardımıyla

$$\Delta I_D = I_1 - I_2 = K_1 (\Delta V_i + V_{S2} - V_{S1})(V_1 + V_2 - V_{S1} - V_{S2} - 2V_T)$$
(4.80)
yazılabilir. Buna göre

$$\Delta I_D = 2I \tag{4.81}$$

uyarınca, bu eşitlik (4.77) ve (4.80) eşitliklerinin yerine konulması ile

$$K \Big[(V_1 + V_2 - 2V_{s2} - 2V_T) (V_{s1} - V_{s2}) - (V_{s1} - V_{s2})^2 \Big]$$

= $\frac{K_1}{2} (\Delta V + V_{s2} - V_{s1}) (V_1 + V_2 - V_{s1} - V_{s2} - 2V_T)$ (4.82)

biçiminde yazılabilir. Denkleminin düzenlenmesi sonucunda $\mathrm{V}_{\mathrm{S1}}\text{-}\mathrm{V}_{\mathrm{S2}}$ gerilimi için

$$V_{S1} - V_{S2} = \frac{K_1 \Delta V}{2K + K_1}$$
(4.83)

bağıntısı elde edilir. Benzer şekilde, (4.78) denklemlerinden hareketle

$$I_1 + I_2 = 2I_{SS} \tag{4.84}$$

bulunur. Buna göre (4.79) daki I₁ ve I₂ ifadeleri ve (4.83) deki V_{S1}-V_{S2} ifadeleri yerine konursaV_{S1} ve V_{S2} gerilimleri için

$$V_{S1} = \frac{(K+K_1)V_1 + KV_2}{2K+K_1} - V_T \pm \frac{K}{2K+K_1} \sqrt{-\Delta V^2 + \frac{(2K+K_1)^2}{2K^2K_1}} I_{SS}$$
$$V_{S2} = \frac{(K+K_1)V_2 + KV_1}{2K+K_1} - V_T \pm \frac{K}{2K+K_1} \sqrt{-\Delta V^2 + \frac{(2K+K_1)^2}{2K^2K_1}} I_{SS}$$
(4.85)

yazılabilir. Bu durumda $\Delta I_{\rm D}$ akımı

$$\Delta I_D = \pm \frac{2K}{2K + K_1} \Delta V \sqrt{-\left(\frac{2KK_1 \Delta V}{2K + K_1}\right)^2 + 2K_1 I_{SS}}$$
(4.86)

olur. Burada a=1+ $\beta_1/4\beta_2$, v=g_{m0}. $\Delta V_i/I_{SS}$, i= $\Delta I_D/I_{SS}$, g_{m0}= $\partial \Delta I_D/\partial \Delta V_i$ olarak tanımlanırsa i için

$$i = v \sqrt{1 - \frac{v^2}{4}}$$
 (4.87)

g_{m0} için de

$$g_{m0} = \frac{\partial \Delta I_D}{\partial \Delta V_i} \Big|_{\Delta V_i = 0} = \frac{I_{SS}}{a (V_{GS} - V_T)_{M1}}$$
(4.88)

yazılabilir. (4.87) den görülebileceği gibi, Şekil-4.15'deki devrede T_3 ve T_3' tranzistorlarının doymasız çalıştıkları bölge içinde, kaynak bağlamalı kuvvetlendirici yapısının akım-gerilim ilişkisine benzer bir ilişki elde edileceği

açıktır. Bu ilişkinin bozulduğu durum, T_3 ya da T_3' tranzistorunun doymasız bölgeden çıkıp, doymalı bölgede çalışması ile değişir. Bu durum

$$|V| = \left|\frac{g_{m0}\Delta V_i}{I_{SS}}\right| > V_1 = \sqrt{\frac{a^2 + a + 0.5}{a^4 + 0.25}}$$
(4.89)

eşitsizliğinin sağlanması durumunda gerçekleşir. 3.4.22 koşulu altında akımgerilim ilişkisi ise

$$i = \pm \frac{\left[av\sqrt{4a-2} \pm \sqrt{4a-1-a^2v^2}\right]^2}{(4a-1)^2}$$
(4.90)

olacaktır. Buradaki artı-eksi işareti, giriş geriliminin artı veya eksi olmasına göre belirlenen işarettir.

Çıkış akımının maksimum değeri ise

$$|v| = \left| \frac{g_{m0} \Delta V_i}{I_{SS}} \right| = V_2 = \frac{\sqrt{4a - 2}}{a}$$
 (4.91)

bağıntısı yardımıyla hesaplanabilir.

KAYNAKLAR

- [1] H. Kuntman, Analog tümdevre tasarımı, Sistem yayınları, İstanbul, 1992.
- [2] H. Kuntman, Analog MOS tümdevre tasarımı (Endüstri Semineri Notu), İTÜ İleri Elektronik Teknolojileri Araştırma Geliştirme Vakfi (ETA), Uygulamaya özgü tümdevre teknolojileri yaz okulu notları, İstanbul,1993.
- [3] H. Kuntman, İleri analog tümdevre tasarımı: Analog devreler, (Endüstri Semineri Notu), İTÜ İleri Elektronik Teknolojileri Araştırma Geliştirme Vakfi (ETA), İstanbul,1994.
- [4] P.R. Gray, R.G. Meyer, Analysis and design of analog integrated circuits, John Wiley, 1984.
- [5] F. Riedel, MOS Analogtechnik, Oldenburg Verlag, Wien, 1988.
- [6] P.E. Allen and D.R. Holberg, CMOS analog circuit design, Holt, Rinehart and Winston Inc., New York, 1987.
- [7] C.Acar, F.Anday, H. Kuntman, On the realization of OTA-C filters, Int. Journal of Circuit Theory and Applications, Vol 21, pp.331-341, 1993.
- [8] F.Krummenacher, N. Joehl , A 4 MHz CMOS continuous-time filter on-chip

automatic tuning, IEEE J. Solid-State Circuits, Vol. 23, pp. 750-757, 1988.

- [9] L. Öğdüm, Aktif OTA-C filtrelerinde uygun OTA problemi, Yüksek Lisans Tezi, İTÜ Fen Bilimleri Enstitüsü, 1995.
- [10] W. Sansen, Advanced Analog Design, Notes of Intensive Summer Course on CMOS VLSI Design, Swiss Federal Institute of Technology, Lausanne, 1989.
- [11] E. Seevinck and R.W. Wassenaar, A versatile CMOS linear transconductor/square-law function circuit', IEEE J. Solid-State Circuits, Vol. SC-22, pp. 366-377.
- [12] G. Wilson and P.K.Chan, Comparison of four transconductors for fully integrated filter applications, IEE Proceedings, Pt-G, Vol. 138, No.6, pp.638-688, 1991.
- [13] H. Kuntman, Simple and accurate nonlinear OTA macromodel for simulation of CMOS OTA-C filters, Int. Journal of Electronics, 77, pp.993-1006, 1994.
- [14] L. Öğdüm, H. Kuntman, Aktif OTA-C süzgeçlerinde uygun OTA problemi, IX. Mühendislik Sempozyumu Bildiri Kitabı, Elektronik Mühendisliği, 71-76, Süleyman Demirel Üniversitesi, Isparta, Mayıs 1996.